Forschungsprojekte
Neuromorphic Computing Platform (SP9)
- SP9 designs, implements and operate a Neuromorphic Computing Platform. This Platform allows non-expert neuroscientists and engineers to perform experiments with configurable Neuromorphic Computing Systems (NCS), implementing simplified versions of brain models developed on the Brain Simulation Platform, and on generic circuit models.
Zeitraum: 1.10.2013 -31.3.2023
- Ramp-up: 1.10.2013 - 31.3.2016
- SGA1: 1.4.2016 - 31.3.2018
- SGA2: 1.4.2018 - 31.3.2020
- SGA3: 1.4.2020 - 31.3.2023
- weitere Informationen finden Sie hier
Die "Spiking Neural Network Architecture" SpiNNaker bezeichnet eine Rechnerarchitektur welche auf die Simulation neuronaler Netze optimiert ist. Dabei wird eine große Zahl von ARM Prozessoren in einer für Kommunikation und Speicherzugriff optimierten Systemarchitektur integriert. Dies ermöglicht energieeffiziente Simulation in biologischer Echtzeit, wobei SpiNNaker bezüglich beider Aspekte aktuellen Großrechnern deutlich überlegen ist. Die erste Generation von SpiNNaker wurde von der University of Manchester entwickelt und bis zu einer Systemgröße von 1 Million ARM Prozessoren skaliert. Dies erlaubt die Echtzeitsimulation (1 ms Latenzzeit) von Netzen in der Größenordnung von 1 % des menschlichen Gehirns.
Das Projekt SpiNNcloud hat zum Ziel, eine SpiNNaker2-Maschine an der TU Dresden aufzubauen und neben der klassischen Nutzung im Bereich Gehirnsimulation diese in Sachsen als ‚SpiNNcloud‘ für Forschung in den Bereichen taktiles Internet, Industrie 4.0 und automotive Artificial Intelligence (AI) zu etablieren.
Antragsnummer: 100373652
Laufzeit: 23.09.2019 - 30.06.2022
ECSEL-Verbundvorhaben:
„AI for New Devices ANd Technologies at the Edge (ANDANTE)“
Teilvorhaben:
Speicheroptimiertes Lernen für eingebettete Systeme
Das Projekt ANDANTE entwickelt neue Methoden und Hardware für künstliche neuronale Netze in eingebetteten Systemen. Dazu spannt es eine Brücke von neuartigen Bauelementen über eingebettete Hardware bis hin zu KI-Anwendungen im Bereich IoT. Ziel ist die Erhöhung der Effizienz gegenüber bestehenden Lösungen, um so komplexere und leistungsfähigere KI-Anwendungen in eingebetteten Systemen realisieren zu können.
- Zeitraum: 01.07.2020 - 30.06.2023
Exzellenzcluster “Centre for Tactile Internet with Human-in-the-Loop” (CeTI)
Nächste Stufe der Digitalisierung: Mensch und Maschine interagieren in Echtzeit
Das „Zentrum für taktiles Internet mit Mensch-Maschine-Interaktion“ der TU Dresden will die Zusammenarbeit zwischen Mensch und Maschine auf eine neue Stufe heben. Menschen sollen künftig in der Lage sein, in Echtzeit mit vernetzten automatisierten Systemen in der realen oder virtuellen Welt zu interagieren.
weitere Informationen finden Sie hier
Volltitel:
fast actuators, sensors and tranceivers, secure manufacturing real time systems)
Im Projekt fast semantics wird im Rahmen des fast actuators, sensors & tranceivers (fast) Clusters die Umsetzung eines hardwarebasierten OPC UA Servers untersucht, der als periphere Komponente für Mikrorechenarchitekturen. Die Implementierung des Server in Hardware ermöglicht erstmal die vollständig deterministische, hart-echtzeifähige Umsetzung des OPC UA Protokolls on-chip. Der für das Projekt entstehende ASIC verwendet zudem die 28nm CMOS SLP Technologie, die extreme energieeffizienz ermöglicht. Der durch das fast carnet beigesteuerte 2-Wire, GBit Ethernet PHY bietet eine echtzeitfähige Kommunikationsanbindung mit hoher Bandbreite. Es entsteht eine hochgradig parametrisierbare, skalierbare IP-Grundlage für semantisch kommunizierende Aktoren und Sensoren in der Feldebene.
Zeitraum: 01.01.2017 - 31.12.2019
weitere Informationen finden Sie hierhier
Laufzeit: 01.08.2019 - 31.07.2022
Ziel des Projektes KI-ASIC ist die Entwicklung intelligenter voll integrierter Sensor-module mit neuromorphen KI-Beschleunigern für die energieminimale Datenvorver-arbeitung direkt an der Sensorik.
Eine neuromorphe Informationsverarbeitung mit geringer Latenz und hoher Energieeffizienz soll anhand einer Mustererkennung mit Radarsensorik erprobt werden. Hierfür werden sowohl bewährte Verfahren auf Basis analoger künstlicher neuronaler Netze, als auch neuartige Netzarchitekturen auf Basis gepulster neuronaler Netze verwendet. Das Gesamtsystem aus Hardware und Software wird in einem Fahrzeug-Demonstrator mit Blick auf funktionale Leistungsfähigkeit und Energieeffizienz evaluiert.
Die TU Dresden widmet sich in KI-ASIC der Umsetzung neuromorpher Signalverarbei-tung auf der neuromorphen Multiprozessor-Plattform SpiNNaker2. Dazu werden neuartige neuromorphe Algorithmen zur Vorhersage von Ereignissen auf Basis von Radar-Sensordaten entwickelt. Gleichzeitig werden auf der SpiNNaker2-Plattform prototypisch neuromorphe Konzepte und Algorithmen der anderen Projektpartner umgesetzt und charakterisiert, sowie hybride gepulste/analoge Netzarchitekturen entwickelt. Realistische Echtzeit-Messungen und Experimente werden durch die Einbindung der SpiNNaker2-Plattform in einemobile Messplattform, als auch durch Integration mit einem Fahrzeug-Demonstrator der Projektpartner OTH Amberg-Weiden und BMW erreicht. Weitere Projektpartner sind die TU München, Infineon München und Infineon Dresden.
Low VOltage SchalTungstechniken für Ultra Low Power Mixed Signal Systeme
Teilthema: Analoge Frontends für Bio-Interface Chips
Die elektrophysiologische Erfassung von Nervenaktivität durch implantierte Elektrodenarrays hat schon heutzutage einen hohen Stellenwert in der klinischen Praxis. Hierbei handelt es sich allerdings weitestgehend um akute Anwendungen am offenen Hirn, welche es nicht erlauben, Langzeitstudien zu betreiben, oder sogar Signalklassifikationen zur Frühwarnung vor beispielsweise epileptischen Anfällen zu erreichen.
Der Schritt hin zu langzeitanwendbaren Systemen wird derzeit im Wesentlichen durch folgende Faktoren verhindert:
- Zum einen ist es anwendungsbedingt notwendig die Messkette nah an das Elektrodenarray zu bringen, um eine Einstreuung von Störsignalen zu vermeiden,
zum anderen bedeutet dies jedoch, dass die vom aktiven Implantat erzeugte Wärmedissipation in großer Nähe zu neuronalem Gewebe zu Komplikationen führen kann.
Um in dieser Situation die von den zuständigen Prüfstellen definierten Richtlinien zur Biokompatibilität von aktiven Implantaten einhalten zu können,
kommen zum aktuellen Stand der Technik nur Systeme mit begrenzter Anzahl an Kanälen oder geringer räumlicher- oder zeitlicher- Auflösung zum Einsatz.
Diese Systeme setzen sich im klassischen Fall aus mehreren Vorverstärker- und Treiberstufen zusammen,
welche vor der Signalerfassung durch ADCs dazu genutzt werden, das Signal zu filtern und den Signal-zu-Rausch-Abstand zu erhöhen.
In diesem Schritt ist es möglich die Anzahl der benötigten ADCs über analoge Multiplexer zu reduzieren und somit den Energiebedarf zu reduzieren.
- Gleichzeitig ist sind ein Großteil der Entwicklungen im Feld der Biosignalerfassung der letzten Jahre akademische Arbeiten, welche aufgrund ihres mangelnden Bezugs auf geltende Normen nur geringes Potenzial haben, Einzug in die klinische Praxis zu erlangen.
Der hier verfolgte Lösungsansatz beruht im Gegensatz zum klassischen Ansatz
auf einer weitestgehenden Digitalisierung der Messkette.
Hierbei werden Technologieeigenschaften der22nm FDSOI-Technologie ausgenutzt, um die vorgeschriebene maximale Wärmedissipation und das daraus resultierende geringe Energiebudget einzuhalten.
Insbesondere im Frontend-Design kann von der geringen Leckstromaufnahme (Adaptive Body Biasing), und der geringen Versorgungsspannung in 22nm Technologien profitiert werden.
Arbeitsziel ist es, basierend auf diesem Ansatz, die Grundlage für neuartige klinisch anwendbare Technologien zu schaffen.
Laufzeit: 01.08.2019 - 31.07.2021
-
Ziel des Projektvorhabens PRIME ist es eine offene Ultra-Low-Power-Plattform für IoT zu schaffen. Im Teilvorhaben „Energieeffiziente System-on-chip Plattformen für hochperformante Sensoranwendungen“ der TU Dresden ist geplant, einen MPSoC zu entwerfen, in 22nm FDSOI GLOBALFOUNDRIES- Technologie fertigen zu lassen sowie innovative Mixed-Signal IP Blöcke für effektives Energiemanagement zu entwickeln.
-
Zeitraum: 01.04.2016 - 30.09.2019
Skalierbare Infrastruktur für Edge-Computing
Teilvorhaben: KI/DSP-Beschleuniger-IP für RISC-V
Entwicklungsziel des Gesamtvorhabens "Scale4Edge" ist ein kommerzielles Ökosystem für eine skalier-bare und flexibel erweiterbare Edge-Computing-Plattform. Dieses System soll auf der freien RISC-V-Instruktionssatzarchitektur basieren. Das Ökosystem deckt alle essenziellen Aspekte wie Low-Power, Sicherheit, Zuverlässigkeit, Verifikation, Test, Compiler, Software-Bibliotheken und Debugging ab. Es wird durch Spezifikation, Verifikationsplan und Dokumentation ergänzt. Es bietet somit eine skalierbare, maß-geschneiderte Komplettlösung einschließlich Support. Hierzu gehören auch standardkonforme Ent-wurfsprozesse, teilweise quelloffene Software und ebenso die Sicherheit (Safety, Security) der Platt-form sowie eine intensive Überprüfung und Analyse der Entwicklungen.
Die Arbeiten im Teilvorhaben der TU Dresden konzentrieren sich im RISC-V-Ökosystem auf den Entwurf und die Implementierung von Hardware-Beschleuniger-IP für Anwendungen der künstlichen Intelligenz (KI).
Laufzeit: 01.05.2020 - 30.04.2023
"A SYnaptically connected brain-silicon Neural Closed-loop Hybrid system"
Horizon2020 Call: H2020-FETPROACT-2018-2020
Abstract:
Das Gehirn mit seinen bemerkenswerten rechnerischen Eigenschaften bietet Tieren die Möglichkeit zur physischen Autonomie und Interaktionsowie zu einer Anpassung, die von keinem künstlichen System erreicht werden kann. Das Gehirn ist ein komplexes Netzwerk, das sich dahingehend entwickelt hat, dass die Verarbeitung realer Eingaben durch ereignisbasierte Signalisierung und selbstreorganisierende Konnektivität optimiert wurde. Spikes (die Ereignisse) werden zwischen Neuronen durch Synapsen übertragen. Sie durchlaufern dabei einen kontinuierlichen Zyklus aus „Geburt“ und „Tod“ bei gleichzeitiger Neukonfiguration der Gehirnschaltungen durch Anpassungsprozesse für die Verarbeitung ständig wechselnder Eingaben.
Das wissenschaftliche und technologische Ziel des Projekts ist es, ein hybrides System schaffen, in dem ein neuronales Netzwerk im Gehirn eines lebenden Tieres (BNN) und ein Neuronales Netzwerk aus spikenden Neuronen auf einem Silicium-Chip (SNN) durch neuromorphe Synapsen miteinander verbunden sind.
Dies ermöglicht die gemeinsame Beobachtung von Änderungen in der Konnektivität und die parallele Verarbeitung von Eingangsinformationen in beiden Netzen (BNN und SNN).
Laufzeit: 01.01.2019 - 31.12.2022
weitere Informationen finden Sie hier
"Technology and hardware for neuromorphic computing"
TEMPO konzentriert sich auf die Entwicklung und Evaluierung stromsparender
Neuromorphic Computing Chips im 22nm FDSOI-Technologieknoten unter Verwendung neuer, darin implementierter Speichertechnologien sowie deren duale Integration mit Logik-Transistoren in abgestimmter Granularität, für optimierte lokale Speicherzugriffs-zeiten. Die im Projekt entworfenen und untersuchten Chips sollen v.a. für Klassifika-tionsaufgabestellungen in Bilderkennungssystemen z.B. für das autonome Fahren als auch für die Verarbeitung weiterer Sensordaten z.B. von Radarsystemen Einsatz finden.
Der Beitrag der TU Dresden richtet sich in diesem Zusammenhang auf die Evaluierung von Power-Management-Konzepten für Neuromorphe Computing Chips mit nichtflüchti-gen Speichern zur Erhöhung der Energieeffizienz. Durch Power-Management-Techniken können individuelle neuromorphe Verarbeitungseinheiten ihren Leistungsverbrauch dynamisch an die aktuelle Arbeitslast anpassen und so signifikant die Leistungsauf-nahme des Gesamtsystems senken. Nichtflüchtige Speicher erlauben dabei
eine flexiblere Anpassung an Lastschwankungen.
Laufzeit: 1.5.2019 - 30.04.2021
- Inhalt: Werkzeuge zum Debugging von Multiprozessorsystemen; Insbesondere die FPGA-Implementierung von Übertragung, Komprimierung und automatischer Analyse von Trace-Daten von Multiprozessorsystemen z.B. auf ARM-Basis
- Zeitraum: 09/2010 - ongoing
- Inhalt: Konsultation im Rahmen des 5G-Lab Germany (http://5glab.de/) zu Fragen des SoC-Entwurfs im 5G-Kontext, insbesondere zu ultra-deep-submicron-Technologien, etwa 22nm FDSOI.
- Zeitraum: 10/2016 - ongoing
- Inhalt: Schaltungs- und Konzeptentwicklung zu diversen SoC-Themen im 5G Kontext; z.B. ADCs und Signalverarbeitung in 22nm FDSOI
- Zeitraum: 11/2015 - ongoing
„Millimeterwellenschaltungen für Radar und Kommunikationstechnik“
Forschungsarbeiten zu einem Radarsignalprozessor mit Maschinellem Lernen
- Digitales Backend und Maschinelles Lernen für Fahrzeugradar
- Entwurf eines flexibel einsetzbaren und ultra-energieeffizienten Radarprozessors mit Verwendung des Body-Biasing-Prinzips der 22nm FDX Technologie
- Zeitraum: 1.4.2018 - 30.09.2021
- weitere Informationen finden Sie hier