


Low Power Schaltungsentwurf



Low Power Schaltungstechniken


- Maßnahmen zur Reduktion der Verlustleistung und/oder zur Erhöhung der Energieeffizienz von CMOS Schaltungen
- Anwendung bei
 - Architekturentwurf → größte Effizienzgewinne möglich
 - Schaltungsimplementierung → transparente Implementierung
- Low Power Techniken:
 - Clock Gating
 - Multi-Vt Implementierung
 - Power-Shut-off
 - (Dynamic) Frequency Scaling (DFS)
 - (Dynamic) Voltage and Frequency Scaling (DVFS)
 - Adaptive Voltage and Frequency Scaling (AVFS)
 - Adaptive Body Biasing (ABB)
- Literatur: Low Power Methodology Manual For System-on-Chip Design; Michael Keating, SPRINGER







$$P(t) = \alpha \cdot f \cdot V_{DD} \cdot Q_{short}(V_{DD}) + \alpha \cdot 2 \cdot f \cdot C_{eff} \cdot V_{DD}^2 + V_{DD} \cdot I_{leak}(V_{DD})$$


- Anhalten des Taktsignals wenn nicht benötigt
- → Reduktion der Toggle Rate von Taktnetzen.
- Einfügen von Clock Gate Zellen in das Taktnetzwerk
- Zyklen-akkurates Enable von Clock Gates
- Implementierung von Clock Gates
 - Manuelle Instanziierung in der RTL
 - Automatisiert durch die Synthese











- Einfache Implementierung
- Keine Funktionalen Änderungen im Design
- Sehr effizient

- Layout Overhead
- Timing des Enable Signals kann kritisch sein
- Power Overhead bei hohen Toggle Raten




$$P(t) = \alpha \cdot f \cdot V_{DD} \cdot Q_{short}(V_{DD}) + \alpha/2 \cdot f \cdot C_{eff} V_{DD}^2 + V_{DD} \cdot I_{leak}(V_{DD})$$

- Kompromiss zwischen Leckströmen, Short Circuit Strömen und Delay der Standardzellen von Zellen
- Zusammenhang über Schwellspannung V_{th}
 - High VT : $V_{th} \uparrow \rightarrow td \uparrow$, $Q_{short} \downarrow$, Ileak \downarrow
 - Low VT : $V_{th} \downarrow \rightarrow td \downarrow$, $Q_{short} \uparrow$, Ileak \uparrow
- Die h\u00f6here Treiberst\u00e4rke von Low VT Gattern kann die notwendige Weite und damit C_{in} reduzieren. → reduktion der Switching Power
- → Nutzung von Standardzellen mehrerer Schwellspannungen in einer Schaltung
- Nutzung von LVT Zellen nur in kritischen Timing Pfaden



- Multi-VT Bibliotheken: Identisches Layout der Zellen, Unterscheidung durch Marker Layer
- Tausch der Zellen durch das Synthese bzw. Place& Route Tool



| | LVT | RVT | HVT |
|----------------------|-----|-----|------|
| Rel. V _{th} | 0.8 | 1.0 | 1.2 |
| Area | 1.0 | 1.0 | 1.0 |
| Rel. Treiberstärke | 1.2 | 1.0 | 0.8 |
| Rel. Leckstrom | 8.8 | 1.0 | 0.15 |


- Einfache Implementierung
- Keine Funktionalen Änderungen im Design
- Sehr effizient

- Höhere Maskenkosten (zusätzliche Masken für Schwellspannungsoption)
- Komplexeres Temperaturverhalten möglich (Temperaturinversion)




$$E_{task} = \alpha \cdot n \cdot V_{DD} \cdot Q_{short}(V_{DD}) + \alpha/2 \cdot n \cdot C_{eff} \cdot V_{DD}^2 + V_{DD} \cdot I_{leak}(V_{DD}) \cdot n \cdot T_{CLK}$$

- Abschalten nicht aktiver Schaltungsteile durch Trennung von der Versorgungsspannung
- Nutzung von Power Switches (Header PMOS, oder Footer NMOS)
- Integration der Switches in das Power Mesh
 - Vorteile:
 - Effiziente Reduktion des Leckstroms
 - Nachteile:
 - Flächen-Overhead
 - Komplexeres Power Mesh Design
 - IR-Drop über dem Switch
 - Architekturanpassung erforderlich (Power Management Controller, Berücksichtigung von PSO in der Ablaufsteuerung






- Power-Switches werden r\u00e4umlich verteilt in das Raster der Standardzellen eingef\u00fcgt
- Typischerweise mehrere 100 bis 1000 Switch Zellen pro abschaltbarer Domäne
- Direkte Kontaktierung der Power-Rails der Standardzellen







Beispiel: Power-Shut Off - Ablaufsteuerung

- Aktive Steuerung des PD Signals:
- zeitlicher Ablauf
- Isolation Logik (Verhindern von Treiben von X in aktive Logik)
- Ggf. Wiederherstellen von gespeicherten Daten nach dem Power-up



S. Höppner, C. Shao, H. Eisenreich, G. Ellguth, M. Ander, R. Schüffny, A Power Management Architecture for Fast Per-Core DVFS in Heterogeneous MPSoCs, IEEE International Symposium on Circuits and Systems, 2012, p. 261-264,







$$P(t) = \alpha \cdot (f) V_{DD} \cdot Q_{short}(V_{DD}) + \alpha/2 \cdot (f) \cdot C_{eff} \cdot V_{DD}^2 + V_{DD} \cdot I_{leak}(V_{DD})$$

- Dynamische Reduktion der Taktfrequenz von Schaltungsteilen bei geringem Datendurchsatz
- Erfolgt durch programmierbaren Taktgenerator (z.B. PLL)
- Reduktion der Peak Power
 - Entlastung des Power Mesh (IR-Drop, EM)
 - Entlastung von Spannungsversorgung und Kühlung des Systems
- Dauer eines Tasks verlängert sich
- → DFS erhöht E_{task} durch erhöhte Leakage Energie

- Effektive Reduktion der Verlustleistung
- Kein Eingriff in die Spannungsversorgung

- Benötigt programmierbaren Taktgenerator
- Architekturanpassung erforderlich (Ablaufsteuerung)
- Verschlechtert die Energieeffizienz



Dynamic Voltage and Frequency Scaling (DVFS)

$$P(t) = \alpha \left(f \cdot (V_{DD}) \cdot Q_{short}(V_{DD}) + \alpha/2 \cdot f \cdot C_{eff} \cdot (V_{DD}^2) + (V_{DD}) \cdot I_{leak}(V_{DD}) \right)$$

$$E_{task} = \alpha \cdot n \cdot (V_{DD}) \cdot Q_{short}(V_{DD}) + \alpha/2 \cdot n \cdot C_{eff} \cdot (V_{DD}^2) + (V_{DD}) \cdot I_{leak}(V_{DD}) \cdot n \cdot T_{CLK}$$

- Skalierung der Taktfrequenz bei gleichzeitiger Skalierung der Versorgungsspannung
- Anpassung der Performanz (Performance Level) des Systems an die aktuelle Anforderung

Hohe Performance : V_{DD} ↑,f ↑, E_{task} ↑
 Geringe Performance : V_{DD} ↓,f ↓, E_{task} ↓


Benötigt programmierbaren Taktgenerator und Spannungsversorgung

Vorteile:

 Effektive Reduktion der Verlustleistung und Energie pro Task

- Benötigt programmierbaren Taktgenerator und Spannungsversorgung
- Komplizierte Sign-Off Analysen mit mehreren nominalen Spannungen
- Architekturanpassung erforderlich (Ablaufsteuerung)






- Performance Level Lookup Tabelle
 - (V_{DD},f) Kombinationen
 - Festgelegt zur Entwurfszeit bzw. nach dem Test der Chips
 - Statisch im Betrieb
- Berücksichtigung des Spannungsbereichs bim Timing Sign-Off nötig (Hold Violations!)








- Schnelles Umschalten zwischen verschiedenen Spannungen Spezielle Ablaufsteuerung nötig zur Reduktion des IR-Drops (pre-charge)
- In Kombination mit ADPLL
 Taktgenerator ist Wechsel des
 Performance Levels in <20ns möglich</p>

on-chip VDD rails network-on-chip core wrapper **JTAG** NoC IF power switches cmd rea VDD AO VDD D1 VDD D2 VDD D3 FSM. timer gated core proces core o always on domain (AC **VDDcore**



S. Höppner, C. Shao, H. Eisenreich, G. Ellguth, M. Ander, R. Schüffny, A Power Management Architecture for Fast Per-Core DVFS in Heterogeneous MPSoCs, IEEE International Symposium on Circuits and Systems, 2012, p. 261-264,



Adaptive Voltage and Frequency Scaling (AVFS)

$$P(t) = \alpha \left(f \cdot V_{DD} \right) Q_{short}(V_{DD}) + \alpha/2 \cdot \left(f \cdot C_{eff} \cdot V_{DD}^2 \right) + \left(V_{DD} \cdot I_{leak}(V_{DD}) \right)$$

$$E_{task} = \alpha \cdot n \cdot \left(V_{DD} \cdot Q_{short}(V_{DD}) \right) + \alpha/2 \cdot n \cdot C_{eff} \cdot \left(V_{DD}^2 \right) + \left(V_{DD} \cdot I_{leak}(V_{DD}) \right) n \cdot \left(T_{CLK} \cdot V_{DD} \right)$$

- Skalierung der Taktfrequenz gemäß der Performance Anforderung bei gleichzeitiger autonomer, adaptiver Skalierung der Spannung VDD
- Anpassung der Performanz (Performance Level) des Systems
 - Hohe Performance : $f \uparrow \rightarrow V_{DD} \uparrow$, $E_{task} \uparrow$
 - Geringe Performance : $f \downarrow \rightarrow V_{DD} \downarrow$, $E_{task} \downarrow$
- Betrieb der Schaltung mit der minimalen VDD für die jeweilige Frequenz
- Benötigt programmierbaren Taktgenerator, Spannungsversorgung und Hardware Performance Monitor (HPM)





- Minimierung der Versorgungsspannung, bis das kritische Timing des Designs ausreichend ist für die aktuelle Taktfrequenz
- Kritisches Timing abhängig von:

Prozessrealisierung:


Temperatur :

Versorgungsspannung:


individuell für jeden Chip

ändert sich im Betrieb

Adaption durch AVFS



processor task energy consumption @fixed frequency





- Sehr effektive Reduktion der Verlustleistung und Energie pro Task individuell pro Chip
- Reduktion des Pessimismus durch PVT Corner durch Adaption
- Kein Einfluss auf Ablaufsteuerung wenn Frequenz nicht geändert wird (AVS)

- Benötigt programmierbaren Taktgenerator, Spannungsversorgung und HPM
- HPM benötigt Kalibierung (erhöht Kosten für Test)
- Komplizierte Sign-Off Analysen mit mehreren nominalen Spannungen
- Architekturanpassung erforderlich (Ablaufsteuerung) bei AVFS




$$P(t) = \alpha \cdot f \cdot V_{DD} \cdot Q_{short}(V_{DD}) + \alpha/2 \cdot f \cdot C_{eff} \cdot V_{DD}^2 + V_{DD} \left(I_{leak}(V_{DD})\right)$$

$$E_{task} = \alpha \cdot n \cdot V_{DD} \cdot Q_{short}(V_{DD}) + \alpha/2 \cdot n \cdot C_{eff} \cdot V_{DD}^2 + V_{DD} \cdot I_{leak}(V_{DD}) \cdot n \cdot T_{CLK}$$

- Skalierung der Schwellspannung der Transistoren gemäß der Performance Anforderung durch adaptive Skalierung der Back-Gate Spannungen (VNW, VPW) in FDOI Technologien
- Adaptive Kompensation von
 - Prozessvariationen
 - Versorgungsspannungsvariationen (statisch, langsam)
 - Temperaturvariationen
- → Verbesserung der worst case performance und worst case Leckstrom
- → Erlaubt Betrieb bei kleineren Versorgungsspannungen
- → Reduziert die Nutzung von Standardzellen mit kleinerer Schwellspannung (Multi-Vt Implementierung)
- Benötigt Adaptive Body Bias Generator


CMOS Querschnitt (FDSOI Prozess)






Adaptive Body Biasing (ABB)


 Kontrolle der Transistorkennlinie über das Back-Gate (Body Bias)









- Adaption der VNW und VPW Spannung basierend auf der Hardware-Performance
- Kritisches Timing abhängig von:
 - Prozessrealisierung: individuell für jeden Chip
 - Temperatur : ändert sich im Betrieb
 - Versorgungsspannung: ändert sich im Betrieb
 - Body-Bias Spannungen: Adaption durch ABB







- Berücksichtigung der Adaptiven VNW/VPW Spannungen im Design Flow
- PVTBB Corners f
 ür Synthese, P&R und Timing Analyse



from: S. Höppner et al., "Adaptive Body Bias Aware Implementation for Ultra-Low-Voltage Designs in 22FDX Technology," in IEEE Transactions on Circuits and Systems II: Express Briefs, vol. 67, no. 10, pp. 2159-2163, Oct. 2020, doi: 10.1109/TCSII.2019.2959544.



Power Management auf Systemlevel

- Berücksichtigung von Power Management Techniken auf Architekturebene
- Planung der Maßnahmen notwendig
 - Steuerung des Power Managements (Hardware, Software)
 - Verifikation der Power Management Maßnahmen
 - Testbarkeit und Test
 - Off-Chip Power Supply

Ansätze:

Dark Silicon:


Implementierung dedizierter Hardware Beschleuniger, Power-shut-off wenn nicht verwendet

Grey Silicon:

Versorgungsspannungsreduktion und Parallelisierung



- Technologieskalierung Beispiel: 65nm → 28nm:
 - Fläche Faktor 1/4, Energie/Operation: Faktor 1/3
 - Erhöhung der Leistungsdichte
 - Nutzung von mehr Fläche (Parallelverarbeitung) zur Energiereduktion





- Die Berücksichtigung der Verlustleistung von CMOS Schaltung ist notwendig für die Systemintegration
- Modellierung der Verlustleistung
 - Leakage Power
 - Internal Power
 - Switching Power
- Low Power Schaltungstechniken und Architekturen zur Reduktion der Verlustleistung und Erhöhung der Energieeffizienz