

# Entwicklung einer parametrierbaren Steuer- Prozessor-Einheit für den Einsatz in Mixed-Signal ASICs

Vortrag zum Diplom

*Stephan Richter - s3300266@mail.zih.tu-dresden.de*

Dresden, 02.08.2011

## Externes Unternehmen

**DMOS GmbH**  
**Bergstraße 4**  
**01069 Dresden**

### Arbeitsgebiet

- Spezialisiert auf Herstellung von Mixed-Signal-Hochvolt-ASICs und ASSPs im Automobilbereich

**ASSP : Anwendungsspezifisches Standardprodukt (mehrere Kunden)**

## Gliederung

### **1 Einführung und Motivation**

### **2 Hardwareseitiges Multithreading**

### **3 Entwurf**

Parameter

Befehlssatz

Scheduling

Architektur

### **4 Möglichkeiten zum Energieeffizienten Entwurf**

### **5 Auswertung & Zusammenfassung**

## 01 Einführung (1)

### **Problemstellung**

- Entwurf von dedizierter Hardware kostet viel Zeit und Geld
- Die Wiederverwendbarkeit bei applikativen Änderungen ist durch Metal-Redesigns gegeben aber aufwendig umzusetzen
- Lösungsansatz: Verlagerung von komplexen Steueralgorithmen in Software
- Entwurf einer Steuer-Prozessor-Einheit mit Multithreading
- Entwurf und Implementierung eines geeigneten Schedulingalgorithmus in Hardware

## 01 Einführung (2)


### **Anforderungen**

- Multithreadingarchitektur unterstützt durch einen Hardwarescheduler
- Einheitlicher Adressraum für interne Register und externen Speicher
- Frei Parametrierbar
- „1-Takt-Pro-Befehl“-Machine → (Antipipelining)
- Energieeffiziente Architektur
- 8 MHz Taktfrequenz auf 0,36 $\mu$  Standardzellen

## 01 Einführung (3)

### Elektronik im Fahrzeug:


- Motorsteuerung
  - Body Control Unit
  - Einparkhilfe
  - Fensterheber
  - Komfortelektronik
  - Lichtautomatik
  - Motorkontrollleuchten
  - Regensensor, Scheibenwischautomatik
  - ...
- Die meisten Steuer /Überwachungsgeräte befinden sich den größten Teil der Fahrt im Sleep-Modus!



Quelle: [7]

## 02 Hardwareseitiges Multithreading (1)


### Fine-grained multithreading



- Threadwechsel per Round-Robin oder bei Pipeline-Hazards → Leerlaufakte
  - cache miss
  - branch misprediction
  - data dependency
- Nutzt nicht alle Ressourcen aus, da alle Ressourcen genau einem Thread zugeordnet sind

## 02 Hardwareseitiges Multithreading (2)

### Simultaneous Multithreading / Hyper-Threading (Intel)




- Threads können gleichzeitig alle Ressourcen auszunutzen
- Beispiel: Intel Pentium 4 HT | Intel Core i7 Serie (30% SpeedUp behauptet Intel)
- Benötigt mehrere Instruction Fetch Units → mehrere Register zum Zwischenspeichern



## 02 Hardwareseitiges Multithreading (3)

### Multithreading ohne Pipelining



- Threadwechsel per Scheduler und durch Prioritätssteuerung
- → Inaktive Threads verursachen keine Leerlaufakte
- Threadwechsel jederzeit möglich, da kein Pipelining verwendet wird
- → Quasi-Parallele Abarbeitung

## 02 Hardwareseitiges Multithreading (4)

### **Einsatz von Multithreading in aktuellen eingebetteten Prozessoren**

- Hat vor allem im Bereich der DSPs an Bedeutung gewonnen

Uvicom 3K und 5K Familie (8 - 10 Threads)

MIPS 34K Familie (5 Threads)

- 9 Stufige Pipeline

→ Keine Multithreading-Prozessoren ohne Pipelinestufen

## 03 Entwurf (1) - Parameter

### **Parameter**

- Anzahl der Threads
- Registeranzahl pro Thread separat
- Stacktiefe der einzelnen Threads
- Adressbreite des externen Speicherbus (RAM)
- Breite der Register
- Breite des externen Speicherbus
- Schedulerparameter: Startpriorität, Interruptpriorität

## 03 Entwurf (2) - Befehlssatz

<b>NOP</b>	NOP	
<b>CALL</b>	12 Bit JMP	PC+1 -> Stack
<b>JMPR</b>	12 Bit rel Sprung	
<b>BCZ (Branch)</b>	PC += rA	zero
<b>BCNZ</b>	PC += rA	not zero
<b>BCN</b>	PC += rA	negative
<b>BCNN</b>	PC += rA	not negative
<b>BCC</b>	PC += rA	carry set
<b>BCNC</b>	PC += rA	carry not set
<b>CALLI</b>	PC = Reg[b]	PC+1 -> Stack
<b>JMPI</b>	PC = Reg[b]	
<b>LD_PC</b>	Reg[b] = PC+1	
<b>RET</b>	PC = Stack	
<b>SET_PRIO</b>	Setze eigene Priorität	
<b>CLI</b>	Scheduler aus	
<b>SEI</b>	Scheduler an	

<b>ADD/SLL/ADC/ROL</b>	Reg[b] += Reg[a] (+c)
<b>SUB/SBC</b>	Reg[b] -= Reg[a] (-c)
<b>AND</b>	Reg[b] &= Reg[a]
<b>OR</b>	Reg[b]  = Reg[a]
<b>XOR</b>	Reg[b] ^= Reg[a]
<b>CP (compare)</b>	Reg[b] - Reg[a]
<b>CPI</b>	Reg[b] - d
<b>LD</b>	Reg[b] = Reg[a]
<b>ROR/SLR</b>	Reg[b] << 0 (c)
<b>INC</b>	Reg[b]++
<b>Dec</b>	Reg[b]--
<b>NOT</b>	Reg[b] = !Reg[b]
<b>LD_ID</b>	Reg[0] = d
<b>SETBIT</b>	Reg[b][s] = 0
<b>CLRBIT</b>	Reg[b][s] = 1
<b>CHKBIT</b>	C-Flag = Reg[b][s]

- Alle Befehle in einem Takt abgearbeitet!
- Indirekte Adressierung bei arithmetischen Operationen möglich

## 03 Entwurf (3) - Scheduling

### **Mögliche Schedulingalgorithmen**

- First In First Out
  - Earliest Deadline First
  - Least Slack Time First
- Diese Verfahren benötigen genaue Zeitinformationen und sind sehr aufwändig in Hardware umzusetzen

## 03 Entwurf (4) - Scheduling

### Modifizierter Round Robin Scheduler

Beispiel mit **8 Threads**

Benötigtes Verhalten:

<b>request(8)</b>	<b>select(8)</b>	<b>select_nxt(8)</b>
1111 1111	0000 0010	0000 0100
1000 0111	0000 0100	1000 0000
1111 0010	1000 0000	0000 0010

Gleichung für Linksschieben:

$$requestLEFT \leftarrow \overline{(select - 1) \cup select} \cap request$$

$$selectLEFT \leftarrow \overline{(requestLEFT + 1) \cap requestLEFT}$$

## 03 Entwurf (5) - Scheduling


Die *request*-Signale ergeben sich aus rückwärtszählenden Counter beginnend bei der Priorität. Dieser setzt sich am Ende eines Zyklus wieder zurück.

### Beispiel

4 Threads mit Prioritäten (5,2,2,1)

	0	1	2	3	4	5	6	7	8	9	10
T0	5	4	4	4	4	3	3	3	2	1	5
T1	2	2	1	1	1	1	0	0	0	0	2
T2	2	2	2	1	1	1	1	0	0	0	2
T3	1	1	1	1	0	0	0	0	0	0	1


## 03 Entwurf (6) - Architektur (vereinfacht)






## 04 Energiesparmaßnahmen (1)

### Clock-Gating (Latch-free)




### Clock-Gating (Latch-based)



## 04 Energiesparmaßnahmen (2)

### Clock Gating mit T-LAT Zelle



## 04 Energiesparmaßnahmen (3)

### **Wo und Wozu werden Clock-Gating-Zellen eingesetzt?**

- Bei 8 Threads mit je 16 Register sind pro Befehl und Takt höchstens 2 von 128 GPRs in Verwendung → Durchschnittlich 1%.
- → Jedes General Purpose Register bekommt eine eigene Clock-Gating-Zelle
- Reduzierung des Stromverbrauchs sowie Belastung von Stützkapazitäten im Sleep- und Aktiven-Modus

## 05 Bewertung und Zusammenfassung (1)

### **Taktrate von 8 MHz reicht vollkommen aus, denn:**

- Während sich die Kurbelwelle eines Benzinmotors bei 6000 U/min um 5° dreht sind mehr als 1000 Maschinenbefehle möglich.
- Busprotokolle LIN und CAN haben Datenübertragungen im Bereich von maximal 2 - 200 kBit. (etwa 1000 Maschinenbefehle pro Übertragung)

### **Multithreading**

- Erlaubt Integration von mehreren Steuereinheiten auf einen Chip
- Reduziert Ressourcenverbrauch sowie eventuell nötigen Verkabelungsaufwand
- Erlaubt gezieltes Interrupthandling pro Thread

## 05 Bewertung und Zusammenfassung (2)

### **Ausgangslage**

- Teure, dedizierte Hardware
- Konventionelle Mikroprozessoren von ATMEL sind für die Aufgaben bereits zu komplex und zu aufwändig

### **Bisherige Ergebnisse**

- (Fast)-Vollständige, parametrierbare Multithreading Architektur mit passenden Befehlssatz
- Sparsamer und Einfacher Scheduling-Algorithmus
- Erste erfolgreiche Syntheseergebnisse
- Methoden zur Reduzierung des Stromverbrauchs mittels T-LAT-ZELLEN

## 05 Bewertung und Zusammenfassung (3)

### **Noch zu Bearbeiten**

- Möglichkeiten zum Speichern des Programmcounters in Reg-File, bei ungünstiger Parametrierung
- Nutzen des Befehls LD\_PC bewerten, ggf rausstreichen
- Clock-Gating-Problem zum Test auf dem FPGA
- Entwurf weiterer Testszenarien
- Eventuelle Optimierungen

## Quellen

- 1 Chiviny Long-Marquardt: Clock Gating, Studienarbeit, Tübingen 2004
- 2 Frank Emmett, Mark Biegel. Power Reduction Through RTL Clock Gating, Automotive Integrated Electronics Corporation, SNUG San Jose 2000
- 3 HYPERTHREADING TECHNOLOGY IN THE NETBURST MICROARCHITECTURE, David Koufaty Deborah T. Marr, Hillsboro, OR, 2003
- 4 Wikipedia, Simultaneous multithreading,  
[http://en.wikipedia.org/wiki/Simultaneous\\_multithreading](http://en.wikipedia.org/wiki/Simultaneous_multithreading)
- 5 <http://www.kfz-tech.de/DigSteuergeraet.htm>
- 6 Autonews, <http://www.autonews-123.de/wp-content/uploads/2009/09/BMW-Bordnetz-der-Zukunft.jpg> (Bild)
- 7 <http://www.csd-electronics.de/> (Bild)

Vielen Dank für die Aufmerksamkeit!



**»Wissen schafft Brücken.«**



## A Auswertung (Ressourcen auf FPGA)


### Ressourcenbedarf auf Virtex-5 ML505-Board

<b>Threads</b>	<b>1</b>	<b>2</b>	<b>4</b>	<b>8</b>
<i>Register</i>	215	458	914	1826
<i>6-Input LUTs</i>	666	1106	1841	3351
<i>Frequenz*</i>	133 MHz	118 MHz	108 MHz	100 MHz

Synthese mit 16 Register pro Thread; Stacktiefe 3; 10 Bit Arithmetik

- Mehr als doppelt soviel LUTs wie Register
- Ohne externe Speicheranbindung

## A Auswertung (Ressourcen auf FPGA)



## A Auswertung (Ressourcen auf 0,36 $\mu$ Standardzellen)

### Ressourcenverteilung bei Synthese mit 16 Register à 10 Bit pro Thread

