

Entwicklung einer parametrierbaren Steuer-Prozessor-Einheit für den Einsatz in Mixed-Signal ASICs

Diplomverteidigung

Stephan Richter – stephan.richter@mailbox.tu-dresden.de

Dresden, 07.12.2011

Gliederung

1 Einführung

2 Prozessorsystem

Architektur

Befehlssatz

Scheduling

Wake-Up

3 Realisierungen

4 Verifikationsmethoden


5 Leistungsaufnahme

6 Zusammenfassung

1 Einführung - Anforderungen, Einsatzgebiet

➤ Einsatzgebiet: Automobilsektor

- Motorsteuerung
- Bus-Controller (LIN, CAN, SPI)
- Einparkhilfe (Park-distance-control)
- Fensterheber




- Frei parametrierbare Hardware
- Energie- und flächeneffiziente Architektur

Quelle: Autonews,


<http://www.autonews-123.de/wp-content/uploads/2009/09/BMW-Bordnetz-der-Zukunft.jpg>

Einführung - Mixed-Signal-Umgebung

Ohne Prozessor



Mit Prozessor



MuTEC: Multi-Threaded-Embedded-Controller


Einführung - Motivation

Wozu ein neuer Prozessor?

- Komplexität verfügbarer (Multi-Threading-) Prozessoren zu hoch, Integration zu aufwendig und kostenintensiv
- Geschwindigkeit nicht maßgebend
- Echtzeitfähigkeit und Parallelität
- Energie und Flächeneffizienz


- Große Bandbreite an Anwendungen
 - Eigener Befehlssatz
 - Parametrierbarkeit

2 Prozessorsystem – Architektur, Parameter



Prozessorsystem – Architektur, kritischer Pfad

- Harvard Architektur
- Scheduler
- Kein Pipelining



Prozessorsystem – Befehlssatz Funktion

	NOP	Keine Operation
Sprung	CALL	Unterprogrammaufruf
	JMPR	Relativer Sprung
	BCZ (Branch)	Branch condition zero
	BCNZ	Branch condition not zero
	BCN	Branch condition negative
	BCNN	Branch condition not negative
	BCC	Branch condition carry
	BCNC	Branch condition not carry
	CALLI	Indirekter Unterprogrammaufruf
	JMPI	Indirekter Sprung
	LD_PC	Load Program Counter
Scheduler	RET	Return (von Unterprogramm)
	SET_PRIO	Setze eigene Priorität
	CLI	Scheduler aus
	SEI	Scheduler an

ADD, SLL	Addieren	Math./Logische
ADC, ROL	Addieren m Carry	
SUB	Subtrahieren	
SBC	Subtrahieren m Carry	
AND	UND	
OR	ODER	
XOR	Exklusiv ODER	
CP	Vergleich	
LD	Lade Register zu Register	
ADDI	Addiere Konstante	
SUBI	Subtrahiere Konstante	
CPI	Vergleiche auf Konstante	
NOT	Negation (1-Kompl)	
CLR	Löschen	
SLR	Rechts schieben	
ROR	Rechts rotieren	
Bitverb.	LD ID	Lade Konstante zu Register
	SETBIT	Setze Bit
	CLRBIT	Lösche Bit
	CHKBIT	Prüfe Bit (Carry)

Prozessorsystem – Befehlssatz Codierung

	NOP	1111	1111	----	----
Sprung	CALL	1101	dddd	dddd	dddd
	JMPR	1110	vrrr	rrrr	rrrr
	BCZ (Branch)	1111	v000	rrrr	rrrr
	BCNZ	1111	v001	rrrr	rrrr
	BCN	1111	v010	rrrr	rrrr
	BCNN	1111	v011	rrrr	rrrr
	BCC	1111	v100	rrrr	rrrr
	BCNC	1111	v101	rrrr	rrrr
	CALLI	1111	0110	000b	bbbb
	JMPI	1111	0110	010b	bbbb
	LD_PC	1111	0110	100b	bbbb
	RET	1111	0110	11--	----
Scheduler	SET_PRIO	1111	0111	00pp	pppp
	CLI	1111	0111	01--	----
	SEI	1111	0111	10--	----


ADD, SLL	0000	iaaa	aaib	bbbb	Math./Logische
ADC, ROL	0001	iaaa	aaib	bbbb	
SUB	0010	iaaa	aaib	bbbb	
SBC	0011	iaaa	aaib	bbbb	
AND	0100	iaaa	aaib	bbbb	
OR	0101	iaaa	aaib	bbbb	
XOR	0110	iaaa	aaib	bbbb	
CP	0111	iaaa	aaib	bbbb	
LD	1000	iaaa	aaib	bbbb	
ADDI	1001	dddd	ddib	bbbb	
SUBI	1010	dddd	ddib	bbbb	
CPI	1011	dddd	ddib	bbbb	
NOT	1111	1110	00ib	bbbb	
CLR	1111	1110	01ib	bbbb	
SLR	1111	1110	10ib	bbbb	
ROR	1111	1110	11ib	bbbb	
LD ID	1100	00dd	dddd	dddd	Bitverb.
SETBIT	1100	01ss	ssib	bbbb	
CLRBIT	1100	10ss	ssib	bbbb	
CHKBIT	1100	11ss	ssib	bbbb	

Prozessorsystem – Scheduling

Round Robin Scheduler (Zeitscheibenverfahren)

Benötigtes Verhalten:

$\mathbf{request(N, t)}$ &	$\mathbf{select(N, t) \Rightarrow}$	$\mathbf{select(N, t+1)}$
11...11	00...01	00...10
11...11	10...00	00...01




$$request_{left}(N, t) \Leftarrow \overline{(select(N, t) - 1) \cup select(N, t)} \cap request(N, t)$$

$$select(N, t + 1) \Leftarrow \begin{cases} \overline{(request_{left}(N, t) + 1)} \cap request_{left}(N, t) & | \quad request_{left}(N, t) \neq 0, \\ \overline{(request(N, t) + 1)} \cap request(N, t) & | \quad request_{left}(N, t) = 0 \end{cases}$$


Prozessorsystem – Scheduling

Beispiel: 4 Threads mit Prioritäten (5,2,2,1) über vier Perioden




Prozessorsystem – Wake-Up

Beispiel: Thread 3 wird „aufgeweckt“



3 Realisierungen – FPGA

Spartan3 Ressourcenbedarf




Realisierungen – ELMOS 0,35 μ -Standardzellen

Place & Route für 8 Konfigurationen:

- N: 1, 2, 4, 8 Threads
- Mit und ohne Clock-Gating


Weitere Parameter:

- R: 8x8 Bit Register / Thread
- 2 Stackeinträge / Thread
- P: 12 Bit PC
- B: 8 Bit Datenbus
- A: 8 Bit Adressbreite



N=2, P=12, B=8, R=8, A=8,

Realisierungen – ELMOS 0,35 μ -Standardzellen




4 Verifikationsmethoden

1. Verifizierung einzelner Komponenten (97,1% Abdeckung)
2. Simulation von „selbst-testenden-C-Programmen“ (links)
3. FPGA-Validierung mit ADC-Steuerung


```

void main(){
...
result = mul_c(16,16);


if ((256) != result)
    return; // Fehler
if (256 > result)
    return; // Fehler
if (256 < result)
    return; // Fehler
if (255 >= result)
    return; // Fehler
if (257 <= result)
    return; // Fehler
...
return; // Programmende
}
    
```



Verifikationsmethoden – Kompilierung



5 Leistungsaufnahme



$$V_{DD} = 3,6V$$

$$I_{DD} = \frac{19\mu A}{MHz * 1000 \text{ Gatter}}$$

$$P_v \approx \frac{N_{Gate} * V_{DD} * \overline{I_{DD}} * f_{clk}}{1000 \text{ Gates} * MHz}$$

6 Zusammenfassung

Ergebnisse

- Funktionstüchtige Validierungsumgebung auf einem Spartan 3 FPGA mit maximal 31 MHz
- 0,35µm CMOS-Standardzellen Realisierung bis 8 MHz
- Normierte Stromaufnahme bei 3,6V: $I_{DD} = \frac{19\mu A}{MHz * 1000 \text{ Gatter}}$

Ausblick

- Befehlssatzerweiterung
- Optimierungen (kritischer Pfad und Flächenbedarf)
- Compileroptimierung
- Praxisnahe Realisierungen:
 - Glühkerzensteuerung
 - DC-Motoransteuerung

Vielen Dank für die Aufmerksamkeit!



»Wissen schafft Brücken.«