



**TECHNISCHE
UNIVERSITÄT
DRESDEN**

Fakultät Informatik

Institut für Technische Informatik

Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur

Masterarbeit

Entwicklung und Inbetriebnahme eines
Coprozessors zur Ansteuerung von BLDC-Motoren
mit einem leistungsschwachen Prozessorkern

Roman Reichel


Übersicht

- 1 Einleitung
- 2 Literaturrecherche
- 3 Hardware
- 4 Erste Implementierung
- 5 Zusammenfassung und Ausblick

Einleitung




Jjmontero9, Wikimedia Commons, lizenziert unter CC BY-SA 3.0



Sebastian Koppehel, Wikimedia Commons, lizenziert unter CC BY 3.0

Überblick



- 8-Bit-Mikrocontroller
- Motorregelung

- Steuerung des Motors
- Positionsbest. Rotor
- Erzeugung PWM, Kommutierungssignale

- elektr. Ansteuerung der Leistungselektronik
- Messung von Spannungen und Strömen


Aufgaben

Einarbeitung in die Thematik, Literaturstudium zu EC-Motorsteuerungen und BLDC-Motoren.

Implementierung der Gesamtarchitektur in ein FPGA für Evaluierungszwecke.


Evaluierung des Systems bezüglich seiner Performance und Dokumentation der Ergebnisse.

Literaturrecherche





- Diskrete Halbbrückensteuerung
- Betriebszustände:
 - Geregelter Betrieb (Normalfall)
 - Motorstart
 - Aufsynchronisierung auf bereits drehenden Motor

Blockkommutierung





- Jeweils nur zwei Phasen aktiv geschaltet, entspricht 6 Zuständen
- Kommutierung (Umschaltung der Halbbrücken) erfolgt nur bei Intervallübergang
- Ermittlung der Rotorposition während inaktivem Intervall per EMK

EMK-Messung




- Varianten:
 - Vergleich mit halber Versorgungsspannung
 - Vergleich mit Sternpunktspannung
 - direkte Messung
- PWM-Synchronisierung:
 - A zum Ende der inaktiven Phase
 - B während aktiver Phase

Erzeugen der Kommutierung




- Mittels Zähler
 - direkt
 - geregelt
- Integrationsmethode
- Symmetrisches Schwellwertverfahren
- Grenzfall: Nulldurchgang ausserhalb des Intervalls

Hardware



Hardware




FPGA



- Xilinx Spartan-3
 - XC3S1000
 - 432 KBit BRAM
- 30(60) MHz Systemtakt
- Entwicklungsumgebung:
ISE 14.7

Erste HDL-Implementierung



Motorstart

- Zwangskommutierung mit ansteigender Frequenz
- Start mit festem Parameterset (experimentell bestimmt)
- Parallel: Erkennung von Nulldurchgängen
- bei erfolgreicher Detektion Übergang zu geregelterm Betrieb

Nulldurchgangserkennung

- Im Abtastfenster kontinuierlicher Vergleich von Sternpunktspannung und Phasenspannung
- Ergebnisse durchlaufen 6-Bit-Schieberegister
- Majoritätsbasierte Zustandswahl für obere und untere 3 Bit
- bei Übergang von 0 nach 1 Signalisierung an Taktgenerator
- inhärente Erkennung von Früh-/Spätkommütierung durch geeignete Initialisierung

Bisherige Ergebnisse

- Literaturrecherche
- Einarbeitung in die Thematik Motoransteuerung
- Inbetriebnahme der Entwicklungsplattform
- Erste Implementierung als Basis für weitere Untersuchungen

Ausblick

- Ausbau des Motorstart-Algorithmus
- Aufsynchronisierung auf drehenden Motor
- Erkennung des Motorzustandes (Blockierung, fehlerhafte Kommutierung)
- Implementierung weiterer Verfahren zur Nulldurchgangsdetektion und Kommutierung, Bewertung und Vergleich hinsichtlich Ressourcenbedarf und Leistungsfähigkeit

Literatur

AVR493: Sensorless Commutation of Brushless DC Motor (BLDC) using AT90PWM3 and ATAVRMC100, Atmel Corporation, 12/2006

Jianwen Shao, *Direct Back EMF Detection Method for Sensorless Brushless DC (BLDC) Motor Drives*, Master Thesis, Virginia Polytechnic Institute and State University, 9/2003

AN1946: Sensorless BLDC Motor Control and BEMF Sampling Methods with ST7MC, STMicroelectronics, Rev. 2, 07/2007

Padmaraja Yedamale, *AN885: Brushless DC (BLDC) Motor Fundamentals*, Microchip Technology Inc., 07/2003