


Vortrag zum Diplom

# Konzeption und Realisierung von Test- und Debugtechniken zur Prototypevaluation der grobgranular-rekonfigurierbaren ARRIVE Architektur

Martin Zimmerling

mz793134@inf.tu-dresden.de

Institut für Technische Informatik




- ◆ Implementationsmöglichkeiten aufzeigen zur Inbetriebnahme, Test und Debugging anhand des VHDL-Modells der ARRIVE-Architektur
- ◆ Prototyp-Realisierung auf Basis eines FPGAs
- ◆ Visualisierung mittels einer Test- und Debug-Umgebung
- ◆ Evaluation bzgl. benötigter HW-Ressourcen und Taktfrequenz
- ◆ Vergleich zu Standardzellen-ASIC-Synthese

- ◆ Überblick über das ARRIVE-Modell
- ◆ allgemeine Debug-Konzepte
- ◆ Anforderungen an eine Debug-Schnittstelle
- ◆ Konzept der Debug-Unit
  - Aufbau
  - Befehlssatz
- ◆ Debugger Oberfläche
- ◆ Änderung des ARRIVE-Modells (CFMU)
- ◆ Ausblick


# Überblick ARRIVE

# ARRIVE-Architektur:




# Überblick FPGA-Board 1

Ausgangsmodell:




# Überblick FPGA-Board 2

Zielmodell:




# allgemeine Debug-Konzepte

- ◆ Anhalten, Ausführen des Programmflusses
- ◆ Lesen / Ändern des internen Zustandes
- ◆ non-intrusive debugging (SoC)
- ◆ Debugregister
- ◆ HW-Breakpoints
- ◆ Single-Stepping
- ◆ Tracing, Trace-Cache (-)
- ◆ interne Zähler (-)



Minimale Anforderungen:


- ◆ Lesen / Schreiben von Registern
- ◆ Lesen / Schreiben von Konfigurationstabellen
- ◆ Lesen / Schreiben von Speicher
- ◆ „unsichtbares“ Pipelining
- ◆ Konfigurierbarkeit wie VHDL-Modell




## Zusätzliche Anforderungen:

- ◆ möglichst schnelle und sichere Datenübertragung
- ◆ geringer Einfluss auf Geschwindigkeit und HW-Aufwand
- ◆ modularer Aufbau, Ermöglichung der Nutzung einer schnelleren Schnittstelle
- ◆ Vielseitigkeit (Nutzung durch ARRIVE-Architektur selbst, Nutzung fuer Taktmessungen)

DebugUnit:



Debug Control (intern):



# Debugger Befehlssatz

- ◆ 8 Bit OpCode
- ◆ Steuerinformationen für DebugCommunication im OpCode enthalten

Ex	RW	M	I	RegSel	Befehl
1	0	0	0	1	Reg
1	1	0	0	1	Reg
0	0	1		0	xxx
0	1	1		0	xxx
0	0	0		0	xxx
0	1	0		0	xxx
0	0	0	0	1	000
0	0	0	0	1	001
0	0	0	0	1	111


- ◆ 32-bit Adressraum (4G 32-bit Worte)
- ◆ Beispiel ARM/CFMU (untere 7 Bit):

Bit	1	2	4	Beschreibung
0	Status/Reg	RegNr	ARM	
	A/C/S		SP	CFMU


A/C/S -> AddressStart, -End, Counter, Status

- ◆ Einbindung ARRIVE-Kern in Adressraum
  - Lokale Register
  - Rekonfigurationstabellen (CCM, VLSU, RALU)
  - Prozessorelemente (Ausgänge, Register)
- ◆ Konfigurierbarkeit des VHDL-Modells beachten

## Anbindung des ARM an den Debug-Adressraum



- ◆ Textoberfläche
- ◆ Konfigurierbarkeit entsprechend dem VHDL-Modell
- ◆ Interaktion durch Nutzer und Hardware (Breakpoints)
- ◆ Abbildung der Debugger-Befehle
- ◆ Makrobefehle (Programm laden, Speicherausgabe in Datei)



- ◆ CFMU in Adressregister eingebunden
- ◆ Stack statt Tabelle, Befehl im Befehlsstrom
  - Vorteil: weniger HW-Aufwand
  - Nachteil: ein zusätzlicher Takt
  - Schleife mind. 2 Befehle lang
- ◆ Befehlsformat (SWI):

Cond 31..28	1111 27..24	I/R 23	22 ...	Counter	Register 11 .. 8	Offset 7 .. 0
↑						

- ◆ Limitierung
  - Schleifenlänge max. 256 Befehle (1024 Byte)
  - Schleifenzähler max. 15 Bit, mind. 1 Durchlauf

- ◆ Implementierung fertigstellen
- ◆ Programmierung Debugger-Userinterface
- ◆ Abschätzung HW-Aufwand, Timing
- ◆ Vergleich zu ASIC Entwurf
- ◆ einfache Fehlererkennung

