

Fakultät Informatik Institut für Technische Informatik, Professur für VLSI-Entwurfssysteme, Diagnostik und Architektur

### ERWEITERUNG EINES MIPSFPGA-SYSTEMS UM EINE SCHNITTSTELLE ZUR DYNAMISCHEN PROGRAMMIERUNG EINES PARTIELL REKONFIGURIERBAREN CHIP-BEREICHES

### Verteidigung Diplomarbeit

Roman Guskov roman.guskov@tu-dresden.de

Dresden, 25. April 2017











Zusammenfassung und Ausblick

Verteidigung Diplomarbeit

< □ ▶ < 큔 ▶ < 글 ▶ < 글 ▶ 글 ∽ Q (~ Folie 2 von 31

# 01 Motivation

- Erweiterung einer MIPSfpga-Plattform um partiellen Rekonfiguration
- Entwicklung eines Coprozessors zur partiellen Rekonfiguration und von rekonfigurierbaren Demonstrationsmodule
- Integration des implementiertes Moduls in einem SoC
- Test des Systems in einem SoC

### Überblick auf MIPSfpga

- Das MIPSfpga-Projekt startete im Jahr 2015
- microAptiv Prozessorkern wird als RTL-Design zur Verfügung gestellt
- Weiterentwicklung des Prozessorkerns M14K
- Leistungsfähigkeit Dhrystone von 1.57 DMIPS/MHz oder 3.09 CoreMarks /MHz [17e]
- kleinster und stromsparendster PU-Kern von Imaginations Technologies
- Einsatzbereiche: Mikrocontroller, Automotive, industrielle Controller, Signalverarbeitung, Low Power/Wireless Applications
- Max. Frequenz bis 500 MHz (auf dem FPGA 66MHz)
- Produkte auf dem Markt
  - Mikrocontroller PIC32M von Microchip
  - ARTIK 1 IoT Platform von Samsung







Verteidigung Diplomarbeit

< □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □

#### Blockdiagramm des microAptiv Kerns



#### Speicherorganisation

0xFFFFFFF 0xFF400000	Memory Mapped, 512 MB, Cache,		(0x00000000 – 0xFFFFFFFF)		
	Kernel	KSEG3	Zwei Mechanismen		
0xFF3FFFFF 0xFF200000	Kernel /EJTAG, Cache, Kernel		Translation Lookasida		
0xF1FFFFF 0xE0000000 0xDFFFFFFF 0xC0000000 0xBFFFFFFF 0xA0000000 0x9FFFFFFF 0x80000000 0x7FFFFFFF	Memory Mapped, Cache, Kernel	J	- Indisiduon Lookaside Buffer (TLB)		
	Kernel Virtual Address Space Mapped, 512 MB, Cache, Kernel		<ul> <li>Fixed Mapping Translation (FMT)</li> </ul>		
	Kernel Virtual Address Space Unmapped, 512 MB, Kernel	KSEG1 •	kseg1 wird in TLB übersetzt		
	Kernel Virtual Address Space Unmapped, 512 MB, Cache, Kernel	KSEG0	kseg0 und kseg1 werden auf physikalischen Segment ab 0x0 abgebildet		
0x0000000	User Virtual Address Space Mapped, 2048 MB, Cache	KSEG	Beim Reset des Prozessors wird in den Supervisor-Modus umgeschaltet und an der festen Adresse 0xBFC00000		
			gespeicherte Befehl ausgeführt		

Virtuallar 22 Rit Adrossraum

#### Eigenschaften des AHB-Lite Bus Systems



- Die AHB-Lite Schnittstelle ist ein Teil des AHB-Bus-Protokolls und unterstützt nur einen einzigen Schnittstellen-Master
- Gemeinsame 32-Bit Lesen/Schreiben-Adressierung
- Zwei unidirektionale 32-Bit-Data-Schnittstellen fürs Lesen und Schreiben
- Burst-Modus spezieller Übertragungsmodus zur Beschleunigung von
  Lese- oder Schreibvorgängen

#### Einrichten des AHB-Lite Bus Systems

- Jedem Block wird eine Basis Adresse zugewiesen
- Die Größe des Speichers ist als Potenz  $2^n$  in Wörtern definiert
- Default 128 KB f
  ür Reset RAM und 256 KB f
  ür RAM
  - $128 \text{KB} = 2^{17} \text{Bytes} = 2^{15} \text{Words}$
  - $-256 \text{KB} = 2^{18} \text{Bytes} = 2^{16} \text{Words}$
- Address-Decoder benutzt nur 7 Bits einer Adresse (HADRR[28:22]) sog. Maske.

Block	Virtuelle Adresse	Physikalische Adresse	Maske
RESET RAM	0xBFC00000	0x1FC00000	7'h7F
RAM	0xA000000	0x0000000	7'h00
GPIO	0xBF800000	0x1F800000	7'h7E

#### **Ressourcenverbrauch vorhandener Portierungen**





#### DE2-115 mit Altera Cyclone IV [17c]

Charakteristik	Ressourcenverbrauch
Logic elements	15,296/114,480 (13%)
Combinational functions	13,806/114,480 (12%)
Dedicated logic registers	7,394/114,480 (6%)
Registers	7425
Memory bits	95,872/3,981,312 (2,5%)

#### Nexus-4 DDR mit Artix 7 [17h]

Logic Utilization	Used	Available	Utilization
Slice LUTs	9,204	53,200	17,30%
LUTRAM	9	17,400	0,05%
FF	7502	106,400	7,05%
Block RAM/FIFO	17,50	140	12,5%
10	31	200	15,50%
BUFG	3	32	9,38%

TU Dresden, 25. April 2017

Verteidigung Diplomarbeit

< □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □ ▶ < □

#### Portierung auf anderen Boards

Board	DE0-Nano	DE0-CV	DE1-SoC	
FPGA	EP4CE22	5CEBA4F23	5CSEMA5F31	
Familie	Cyclone IV	Cyclone V	Cyclone V SoC	
LE	22 000	49 000	85 000	
Memory, KB	594	3080	4450	
Verbrauch	69%	39%	23%	

#### Tabelle: Portierung auf Boards mit FPGA Intel Altera

Board	Basys 3	ZedBoard	VC707
FPGA	XC7A35T-1CPG236C	XC7Z020-CLG484	XC7VX485T-2FFG1761C
Familie	Artix 7	Zynq-7000	Virtex-7
Logic Cells	33,280	85,000	485,760
DSP Slices	90	220	2,800
Memory, KB	1,800	4,900	37,080
Verbrauch	45%	17%	3%

#### Tabelle: Portierung auf Boards mit FPGA Xilinx

Verteidigung Diplomarbeit

#### Software

- Compiler: Codescape GNU Tools (auch Alternativen verfügbar)
- Ein Programm \*.ELF
  - boot.S Boot-Sequenz
  - main.c das Benutzerprogramm
  - program.ld Linker Script
- Kleine Version der Boot-Sequenz.
  - Für Mikrocontroller PIC32M
  - Vorteil: Größe nur 1 Kilobyte
- Das Programm auf dem FPGA starten
  - Mit Board BusBlaster und OpenOCD [17k] über JTAG
  - Nachteil: stabile Arbeit nur unter Windows



### BusBlaster [17b]

Folie 11 von 31

= nar

#### Alternativen für Bus Blaster

- Das Programm zusammen mit dem Design synthetisieren
- Systemmonitor *nmon* von Bootloader Barebox [17a]
  - Vorteile
    - Größe nur 1.2 KByte
    - Kommunikation über UART (pmod USB-to-UART)
  - Nachteil
    - Besitzt nur grundlegende Funktionalität
- Eigenes Debug Board erstellen
  - Auf Basis des Pinboard II [17d] Board mit dem microchip FT2232 von FTDI [17g]
  - Voraussetzung: Unterstützung von MPSSE (Multi-Protocol Synchronous Serial Engine) (FT232H, FT2232H, FT4232H, FT2232D)
  - Software: Codescape GNU Tools und OpenOCD über EJTAG

#### Hardware Bootloader

- Implementierung des Datenempfanges, Parsen und Speichern im RAM
- Basiert auf dem Text Format (Motorola SRecord)
- Konvertierung eines Programms in das Textformat \*.rec mithilfe Utility *objcopy* aus der Codescape MIPS Toolchain
- Programm.rec wird mit Befehl cat (in Windows type) über UART gesendet
- Vorteile
  - Keine externe Software notwendig
  - Unabhängigkeit von Plattform und Betriebssystem
  - sehr schneller und einfacher Programmaustausch auf dem FPGA
- Nachteile
  - Kein Rückmeldung

#### S111003848656C6C6F20776F726C642E0A0042 Beispiel eins S-Records

#### Blockdiagramm des Hardware Bootloaders



TU Dresden, 25. April 2017

Verteidigung Diplomarbeit

Folie 14 von 31

## 03 Entwurf

#### Die Darstellung möglicher Architekturkonzepte



a) stand-alone processing unit [Sco02]





b) Attached processing unit [Sco02]



d) Reconfigurable functional unit [Sco02]

Folie 15 von 31

= nar

### 03 Entwurf

#### Blockdiagramm des Rekonfiguration-Decoders und RM



Verteidigung Diplomarbeit

Folie 16 von 31

#### **Blockdiagramm des Rekonfiguration-Decoders**



- Grundkomponente ist ICAP
- Steuerung und Monitoring erfolgt über MMIO
- Registersatz: 7 Register
- Adressen: 0xBF00000 -0xBF0001C (Offset 4 Bits)
- Busbreite 8 Bits
  - Vereinfacht das Design
  - Datenangleichung nicht erforderlich

< D > < P > < E > < E >

 FIFO wird nur f
ür Header der Konfigurationsdatei benutzt

TU Dresden, 25. April 2017

Verteidigung Diplomarbeit

Folie 17 von 31

SQA

ъ.

#### FSM des Rekonfiguration-Decoders



Verteidigung Diplomarbeit

Folie 18 von 31

#### Blockdiagramm des reconfigurablen Modul - RAMs



TU Dresden, 25. April 2017

Verteidigung Diplomarbeit

< □ ▶ < □ ▶ < Ξ ▶ < Ξ ▶ < Ξ ▶ Ξ</li>
 Folie 19 von 31

#### Blockdiagramm der reconfigurablen Moduls - ALU



TU Dresden, 25. April 2017

Verteidigung Diplomarbeit

< □ ▶ < □ ▶ < Ξ ▶ < Ξ ▶ < Ξ ▶ Ξ</li>
 Folie 20 von 31

#### Eigenschaften des UDI-Moduls

- Ziel: Erweiterung des Befehlssatzes des Kerns
- Das Modul wird eng mit dem Kern verbunden
- Ausführung der UDI-Befehle stoppten Pipeline nicht
- UDI-Modul kann GPR Register benutzen
- Einsatzbereiche: Kryptografische Algorithmen, DSP-Beschleunigung
- Befehlsformat: Untermenge von special2



#### Maximal: 16 - UDI-Befehle



#### Implementierung des UDI-Moduls

- Spektrale Leistungsdichte:  $P(t) = a^{2}(t) + b^{2}(t)$
- a(t) und b(t) sind realer und imaginärer Teil einer komplexen Zahl
- Nutzung: Signaldetektierung
- Alle Befehle (außer UDI3) speichern Ergebnis in GPR
  - Rd: Registeradresse fürs Ergebnis

31 26	25 21	20 16	15 12	11 6	5 0
Major opcode 011100	Rs	Rt	Rd	reserved	Funktion Field 01xxxx

#### • 6 neue Befehle hinzugefügt

Befehlsname	Syntax	Bedeutung	Funktion Feld
UDI0	udi0 \$d, \$s, \$t	$d = s[31:16]^2 + t[31:16]^2$	6'b010000
UDI1	udi1 \$d, \$s, \$t	$d = s[31:16]^2 + t[31:16]^2 >> 1$	6'b010001
UDI2	udi2 \$d, \$s	\$d = \$s[31:16] <sup>2</sup>	6'b010010
UDI3	udi3 \$s	stored_threshold = \$s	6'b010011
UDI4	udi4 \$d, \$s, \$t	$d = ((s_31:16)^2 + t_31:16)^2) > stored_threshold)?1:0$	6'b010100
UDI5	udi5 \$d, \$s, \$t	$d = (((s_1:16)^2 + t_1:16)^2) >> 1)$ stored_threshold)?1:0	6'b010101
UDI5	udi5 \$d, \$s	$d = (s[31:16]^2 > stored_threshold)?1:0$	6'b010110

#### Blockdiagramm des reconfigurablen UDI-Moduls



TU Dresden, 25. April 2017

Verteidigung Diplomarbeit

< □ ▶ < □ ▶ < Ξ ▶ < Ξ ▶ < Ξ ▶ Ξ</li>
 Folie 23 von 31

# 05 Zusammenfassung und Ausblick

#### Zusammenfassung

- Untersuchung von Konzepten zur Einbindung dynamisch rekonfigurierbarer Funktionseinheiten in MIPSfpga-Architektur
- Realisierung eines Demonstrationssystems mit entsprechender Befehlssatzerweiterung
- Funktionsnachweis im praktischen Test auf dem FPGA-Board

#### Ausblick

- Bandbreite ICAP maximieren
- Integration DDR, SDRAM in Design
- PRC (Partial Reconfiguration Controller) statt ICAP
- Neben dem UDI-Modul auch COP2- und Scratchpad RAM-Modul

# Literaturüberblick

2013	David Harris	Digital Design and Computer Architecture
2006	Stuart Sutherland	SystemVerilog for Design Second Edition: A Guide to Using SystemVerilog for Hardware Design and Modeling
2010	Spear	SystemVerilog for Verification: A Guide to Learning the Test- bench Language Features
2008	Kilts	Advanced FPGA Design: Architecture, Implementation, and Optimization
2006	Sweetman	See MIPS Run, Second Edition
2008	Scott Hauck	Reconfigurable computing: the theory and practice of FPGA- based computation
2005	Todman	Reconfigurable computing: architectures and design me- thods
2002	Koch	Architectures and Tools for Heterogeneous Reconfigurable Systems

# Quellen I

 AMBA 3 AHB-Lite Protocol Specification. 2008. URL: http://infocenter.arm.com/help/topic/com.arm.doc. ihi0033a/index.html.
 BareBox. 2017. URL: http://www.barebox.org/.
 BusBlaster Board. 2017. URL: https: //community.imgtec.com/developers/mips/tools/mipsdebug-and-trace-probes/bus-blaster/.
 DE2-115. 2017. URL: https:

//market.cizgi.com.tr/product/education/alterade2-115-academic.

Debugboard Pinboard II. 2017. URL: http://shop. easyelectronics.ru/index.php?categoryID=102.

# Quellen II

*Imaginations technologies*. 2017. URL: https://www.imgtec.com/ (besucht am 10.04.2017).



MicroChip. 2017. URL: www.microchip.com/.



Nexus4-DDR. 2017.URL: https://reference.digilentinc.com/reference/ programmable-logic/nexys-4-ddr/start.



Partial Reconfiguration User Guide (UG909). 2017. URL: https://www.xilinx.com/support/documentation/sw\_manuals/xilinx2016\_4/ug909-vivado-partial-reconfiguration.pdf.



Samsung. 2017. URL: www.samsung.com.

Verteidigung Diplomarbeit

# Quellen III

- Software OpenOCD. 2017. URL: http://openocd.org/.

- Sarah Harris David Harris. *Digital Design and Computer Architecture*. 2nd Edition. Morgan Kaufmann, 2013.

Steve Kilts. Advanced FPGA Design: Architecture, Implementation, and Optimization. 1nd Edition. Wiley-IEEE Press, 2008.

- Andreas Koch. Architectures and Tools for Heterogeneous Reconfigurable Systems. Proceedings of the IEEE Workshop on Heterogeneous Reconûgurable Systems-on-Chip, 2002.
- Katherine Compton und Scott Hauck. "Reconfigurable computing: a survey of systems and software". In: (2002).

∃ <\0<</p>

• □ • • □ • • □ • • □ •

# Quellen IV

- André DeHon Scott Hauck. *Reconfigurable computing: the theory and practice of FPGA-based computation.* 1nd Edition. Computational Intelligence. Morgan Kaufmann, 2008. ISBN: 9783322868398.
- Chris Spear. SystemVerilog for Verification: A Guide to Learning the Testbench Language Features. 1nd Edition. Springer, 2010.
- Peter Flake und P. Moorby Stuart Sutherland Simon Davidmann. SystemVerilog for Design Second Edition: A Guide to Using SystemVerilog for Hardware Design and Modeling. 1nd Edition. Springer, 2006.
- Dominic Sweetman. *See MIPS Run, Second Edition.* 2nd Edition. Morgan Kaufmann, 2006.

I nar

イロト イポト イヨト イヨト





T. J. Todman. *Reconfigurable computing: architectures and design methods*. IEEE Proceedings Computers und Digital Techniques, 2005.

Verteidigung Diplomarbeit

Folie 30 von 31

E nar

<ロ> <同> <同> <同> < 同> < 同>

# Beispiel MIPS32 und microMIPS

MIPS32: Bedingte Anweisung, falls der Wert von rs nicht gleich dem Wert rt, wenn rt enthält die Adresse des Registers 0 (Da ist immer 0).



microMIPS: Bedingte Anweisung, falls der Wert von rs nicht gleich 0 ist.

	15	10	9	7	6		0
microMIPS {	BNEZ16 101011			rs		offset	

▲□▶ ▲圖▶ ▲厘▶ ▲厘▶

Sac

臣

### Pipeline des microAptiv Kerns





◆□▶ ◆□▶ ◆三▶ ◆三▶ 三三 - のへで

### Bypass-Mechanismus des microAptiv Kerns





## Fixed Mapping Translation (FMT)

#### Virtueller Adressraum

#### Physikalischer Adressraum



## MicroAptiv Kern Integration auf Xilinx FPGA



▲口▶ ▲母▶ ▲臣▶ ▲臣▶ 三目 - の々で

## microAptiv Integration und Adressierung

3-	Diagram 🗙 🔣 Address Editor 🗙 🖺 Nexys4DDR_Ma	ster.xdc 🗙 🌗 IP	Catalog 🗙			
٩	Cell	Slave Interface	Base Name	Offset Address	Range	High Address
	MIPS_MicroAptiv_UP_0					
	😑 🛗 ahblite (32 address bits : 4G)					
-	axi_bram_ctrl_0	S_AXI	Mem0	0x1FC0_0000	8K 👻	0x1FC0_1FFF
矖	axi_bram_ctrl_1	S_AXI	Mem0	0x1000_0000	8K 👻	0x1000_1FFF
	mig_7series_0	S_AXI	memaddr	0x0000_0000	128M 👻	0x07FF_FFFF
	- axi_gpio_0	S_AXI	Reg	0x1060_0000	64K 🔻	0x1060_FFFF
	axi_intc_0	s_axi	Reg	0x1020_0000	64K 🔻	0x1020_FFFF
	axi_uart16550_0	S_AXI	Reg	0x1040_0000	64K 🔻	0x1040_FFFF
	🚥 axi_ethernetlite_0	S_AXI	Reg	0x10E0_0000	64K 🔻	0x10E0_FFFF
	··· 🚥 axi_iic_0	S_AXI	Reg	0x10A0_0000	64K 🔻	0x10A0_FFFF
	custom_axi_gpio_2	s_axi	S00_AXI_reg	0x10C0_0000	64K 🔻	0x10C0_FFFF

▲ロト ▲団ト ▲ヨト ▲ヨト ヨー のへで

## Schreiben und Lesen auf dem AHB-Lite Bus



▲□▶ ▲□▶ ▲目▶ ▲目▶ 目 のへで

### AHB-Lite Bus Peripherie Adressierung



◆□▶ ◆□▶ ◆三▶ ◆三 ● ● ●

## Ressourcenverbrauchs auf Boards

Charakteristik	Ressourcenverbrauch
DE0-Nano (EP4CE22F17C6)	
Total logic elements	15,342/22,320 (69%)
Total combinational functions	14,161/22,320 (63%)
Dedicated logic registers	7,665/22,320 (34%)
Total registers	7665
Total memory bits	95,872/608,256 (16%)
DE0-CV (5CEBA4F23C7)	
Logic utilization (in ALMs)	7,283/18,480 (39%)
Total registers	7976
Total memory bits	95,872/3,153,920 (3%)
DE1-SoC (5CSEMA5F31C6)	
Logic utilization (in ALMs)	7,264/32,070 (23%)
Total registers	7951
Total memory bits	95,616/4,065,280 (2%)

Logic Utilization	Used	Available	Utilization								
Basys 3 Artix-7 (XC7A35T-1CP	G236C)										
Number of Slice LUTs	9,274	20,800	44.58%								
Number of fully used LUTRAM	9	9,600	0.09%								
Number of FF	7629	41,600	18.3%								
Number of Block RAM/FIFO	17.5	50	35%								
Number of IO	61	106	57.54%								
Number of BUFG	4	32	12,5%								
ZedBoard Zynq-7000 (XC7Z020-CLG484)											
Number of Slice LUTs	9,204	53,200	17.3 %								
Number of fully used LUTRAM	9	17,400	0.05%								
Number of FF	7502	10,6400	7,05%								
Number of Block RAM/FIFO	17.5	140	12,5%								
Number of IO	31	200	15,5%								
Number of BUFG	3	32	9,3%								
VC707 Virtex-7 (XC7VX485T-2F	FG1761	C)									
Number of Slice LUTs	9,396	303,600	3.09%								
Number of fully used LUTRAM	104	130,800	0.07%								
Number of FF	7476	60,7200	1,2%								
Number of Block RAM/FIFO	23,5	1,030	2,2%								
Number of IO	27	700	9,3%								
Number of BUFG	3	32	9,3%								

▲□▶ ▲□▶ ▲目▶ ▲目▶ 目 のへで

## Floorplan des MIPSfpga auf Nexus4 DDR



▲ロト ▲母ト ▲ヨト ▲ヨト ヨー のへで

### Verbindung Pinboard II mit FPGA



(中) (종) (종) (종) (종) (종)

DQC

### EJETAG Verbindung



Note: Probe connections should include pull-up, pull-down, or series resistors. See the EJTAG Specification formore details.

イロト イヨト イヨト イヨト

æ

Sac

### S-Record Format

#### Motorola S-record format ready reckoner

Diagrams based on data presented at: http://www.amelek.gda.pl/avr/uisp/srecord.htm



DQR

## S-Record Satztypen

Datensatz	Тур	Adresse Feld	Daten Feld	Beschreibung
SO	Header	16-Bit 4'h0000	Ja	Der Record enthält herstellerspezifischen ASCII-Text. Das Datenfeld kann jede beliebige Information enthalten. Üblicherweise wird hier eine Null-Zeichenfolge geschrieben.
S1	Data	16-Bit Adresse	Ja	Der Datensatz enthält Daten, die am 16-Bit-Adressfeld beginnen. Es wird typischerweise für 8-Bit-Mikrocontroller wie AVR, PIC, 8051, 68xx, 6502, 80xx, Z80 verwendet.
S2	Data	24-Bit Adresse	Ja	Der Datensatz enthält Daten, die am 24-Bit-Adressfeld beginnen. Es wird beliebig verwendet.
S3	Data	32-Bit Adresse	Ja	Der Datensatz enthält Daten, die am 16-Bit-Adressfeld beginnen. Es wird typischerweise sowohl für 32-Bit-Mikrocontroller als auch für ARM und 680x0 Mikroprozessoren verwendet.
S4	Reserviert	N/A	N/A	Der Datensatz wird reserviert. Er kann nicht verwendet werden.
S5	Count	16-Bit Zähler	Nein	Der Datensatz ist optional. Er enthält eine 16-Bit-Anzahl der S1/S2/S3-Records.
S6	Count	24-Bit Zähler	Nein	Der Datensatz ist optional. Er enthält eine 24-Bit-Anzahl der S1/S2/S3-Records.
S6	Start Address (Ende)	32-Bit Adresse	Nein	Der Datensatz enthält den Start-Ausführungsort bei der 32-Bit-Adresse. Er wird verwendet, um eine Reihe von S3-Datensätzen zu beenden.
S8	Start Address (Ende)	24-Bit Adresse	Nein	Der Datensatz enthält den Start-Ausführungsort bei der 24-Bit-Adresse. Er wird verwendet, um eine Reihe von S2-Datensätzen zu beenden.
S9	Start Address (Ende)	16-Bit Adresse	Nein	Der Datensatz enthält den Start-Ausführungsort bei der 16-Bit-Adresse. Er wird verwendet, um eine Reihe von S1-Datensätzen zu beenden.

### FSM des Hardware Bootloaders



▲□▶ ▲□▶ ▲三▶ ▲三▶ ▲□▶ ▲□▶

### Ressourcenverbrauch Bootloader

Madula Nama	Ressourcen									
wodule Name	LUTs	LUTRAM	FF	BRAM	10	BUF				
Bootloader	245	0	144	0	0	0				
mfp_uart_receiver	62	0	52	0	0	0				
mfp_srec_parser	151	0	60	0	0	0				
mfp_srec_bridge	32	0	32	0	0	0				

◆□▶ ◆御▶ ◆臣▶ ◆臣▶ 臣 の�?

## Register des Rekonfiguration-Decoders

Dword Offset	Registername	R/W	Beschreibung	HW Reset
0×00	ICAP_ENABLE	RW/SC	Schaltet den Decoder in das Konfigurationsmodus um.	1′b0
0x04	ICAP_VALID	RO/LH	Informiert über die Bereitschaft zur Rekonfiguration.	1′b1
0×08	ICAP_READY	RO/LH	Informiert über das Ende des Rekonfigurationprozesses	
0x0C	RM_PRESENT	RO	Informiert über den Zustand des RMs auf dem AHB-Lite-Bus.	1′b0
0×10	RM_ID	RO	Bits[31:0] Enthält in sich den Identifikator des RMs auf dem AHB-Bus	32'h00000000
0×14	UDI_PRESENT	RO	Informiert über den Zustand des RMs im Prozessorkern.	1′b0
0x18	UDI_ID	RO	Bits[31:0] Enthält in sich den Identifikator des UDI-RMs	32'h00000000
0x1C	ICAP_ERROR	RO/LH	Bits[0]Informiert über den Fehler der Rekonfiguration Bits[8:1] - Fehlermeldung	7'h00

# Basis Adresse und Match-Adresse eines Registers



31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 3 2 1 0

> 臣 DQC

## Konfigurationsdatei



▲ロト ▲樹ト ▲画ト ▲画ト 三回 - のくで

### Bit Swapping



<ロト < 部ト < 注ト < 注ト</p>

æ

Sac

### Ausführung der UDI-Befehlen



(ロ)、(四)、(三)、(三)

E

Sac

UDI\_gclk UDI\_greset UDI\_gscanenable UDI\_ir\_e[31:0] UDI irvalid e UDI\_rs\_e[31:0] UDI\_rt\_e[31:0] UDI endianb e UDI\_kd\_mode\_e UDI\_kill\_m UDI start e UDI\_run\_m UDI\_ri\_e UDI\_rd\_m[31:0] UDI\_wrreg\_e[4:0] UDI stall m UDI\_present UDI honor cee

# UDIO, UDI1, UDI2

- 1																		
1	/testbench_boot/SI_ClkIn																	
4	/testbench_boot/SI_Reset_N																	
04	/testbench_boot/HADDR	£00018	1100008			)((fc0)	00c				Ĭtfc0	0010				(1fc00	014	
	/testbench_boot/HRDATA	6bdead	71095010				(7109	5011				(7100	5012				3406	beaf
04	/testbench_boot/HWDATA	000000	0000000															
<	/testbench_boot/HWRITE																	
·																		
04	/testbench_boot/sys/top/udi/udi_top_u/UDI_ir_e	6bdead	0000000	7109	5010	0000	000		7109	5011)	0000	0000		)7100	501Z)	0000	0000	
<	/testbench_boot/sys/top/udi/udi_top_u/UDI_irvalid_e																	
-	/testbench_boot/sys/top/udi/udi_top_u/UDI_rs_e	afocco	0000000	8000	2000	0000	1000		8000	0000)	(0000	0000		)2000	)	0000	0000	
04	/testbench_boot/sys/top/udi/udi_top_u/UDI_rt_e	af0000	0000000	beaft	000	0000	000	_	beaf	0000	0000	0000			$\rightarrow$	0000	0000	
<	/testbench_boot/sys/top/udi/udi_top_u/UDI_endianb_e																	
4	/testbench_boot/sys/top/udi/udi_top_u/UDI_kd_mode_e																	
1	/testbench_boot/sys/top/udi/udi_top_u/UDI_kill_m																	
<	/testbench_boot/sys/top/udi/udi_top_u/UDI_start_e																	
4	/testbench_boot/sys/top/udi/udi_top_u/UDI_run_m																	
<	/testbench_boot/sys/top/udi/udi_top_u/UDI_greset																	
4	/testbench_boot/sys/top/udi/udi_top_u/UDI_gdk																	
4	/testbench_boot/sys/top/udi/udi_top_u/UDI_gscanenable																	
1	/testbench_boot/sys/top/udi/udi_top_u/UDI_ri_e																	
•	/testbench_boot/sys/top/udi/udi_top_u/UDI_rd_m	000000	0000000X		5033	1651)	0000	0000		)2355	1880	0000	0000		900	0000	0000	¢000
04	/testbench_boot/sys/top/udi/udi_top_u/UDI_wrreg_e		00	(0a		00			.0a		00			)0a		00		
4	/testbench_boot/sys/top/udi/udi_top_u/UDI_stall_m																	
4	/testbench_boot/sys/top/udi/udi_top_u/UDI_present																	
<	/testbench_boot/sys/top/udi/udi_top_u/UDI_honor_cee																	
<b>B</b> -4	/testbench_boot/sys/top/udi/udi_top_u/UDI_toudi																	
	/testbench_boot/sys/top/udi/udi_top_u/UDI_fromudi																	
<b>B</b> -4	/testbench_boot/sys/top/udi/udi_top_u/udi_res	000000	0000000X		50aa	aba1	0000	0000		2855	1660	0000	0000		- 400		0000	0000
•	/testbench_boot/sys/top/udi/udi_top_u/udi_ctl_sum_mode_d				1					)2					)3			
1	/testbench_boot/sys/top/udi/udi_top_u/udi_ctl_res_sel_d																	
1	/testbench_boot/sys/top/udi/udi_top_u/udi_ctl_thr_wr																	
•	/testbench_boot/sys/top/udi/udi_top_u/udi_ctl_sum_mode		0	1	0				2	))o				)ja	))o			
1	/testbench_boot/sys/top/udi/udi_top_u/udi_ctl_res_sel																	
- r	egister file																	
	<pre>/testbench_boot/sys/top/cpu/core/rf/mpc_dest_w</pre>		009			)00a												
	/testbench_boot/sys/top/cpu/core/rf/mpc_rega_cond_j																	
	/testbench_boot/sys/top/cpu/core/rf/mpc_rega_i		000 )008	0Xx	000			008	0Xx	000			008	000	000			
1	/testbench_boot/sys/top/cpu/core/rf/mpc_regb_cond_i																	
8-1	/testbench_boot/sys/top/cpu/core/rf/mpc_regb_i	0100	000 (009	0Xx	000			009	0Xx	000			000	00x	000			<u>)</u>
	<pre>/testbench_boot/sys/top/cpu/core/rf/mpc_rfwrite_w</pre>	. •																
01	/testbench_boot/sys/top/cpu/core/rf/edp_wrdata_w	af0000	béa beaft	000		<u>)</u> 50aa	bal)	0000	0000		2855	1660	0000	0000		(4000	0000	

▲□▶ ▲□▶ ▲三▶ ▲三▶ 三三 - シ۹ペ

# UDI3, UDI4, UDI5

tb	_																			
/testbench_boot/SI_ClkIn																				
/testbench_boot/SI_Reset_I																				
/testbench_boot/HADDR		16000	10	(16000	120				160	024				)1600	028				)(160)	02c
		716000	113		7109	5014				)7109	5015				(7109	5016				(3606
		000000	00																	
/testbench_boot/HWRITE																				
udi_top																				
	e sübbeat	716000	TE)	00000	000		(7109	5014	0000	0000		7109	5015	0000	1000		7109	5016	- 0000	0000
👍di/udi_top_u/UDI_irvalid_u																				
💽 👍 op/udi/udi_top_u/UDI_rs_	e 000000	beafde	ad	00000	000		(8000	0000	0000	0000		(8000	0000	0000	1000		3000	0000	0000	0000
		000000	00	00000	000		beaf		0000	0000		beaf		0000	0000		beaf	0000	0000	0000
/udi_top_u/UDI_endianb_																				
/udi_top_u/UDI_kd_mode.																				
p/udi/udi_top_u/UD1_kill_r																				
🚽udi/udi_top_u/UDI_start_																				
👍/udi/udi_top_u/UDI_grese																				
👍 top/udi/udi_top_u/UDI_go																				
di_top_u/UDI_gscanenabi																				
top/udi/udi_top_u/UDI_ri_																				
p/udi/udi_top_u/UDI_rd_n		000000	000000	000					0000	000X 10000	0000			0000	0000 X000	0000			0000	0000 0000
di/udi_top_u/UDI_wrreg_t		00	$\rightarrow$	00			(0a		00			(0a		00			(Da		- 00	
udi/udi_top_u/UDI_preser																				
/udi_top_u/UDI_honor_ce																				
p/udi/udi_top_u/UDI_touc																				
udi/udi_top_u/UDI_fromus																				
		000000	000000	000					0000	000X (0000	0000			0000	0000 x000	0000			0000	0000 0000
top_u/udi_ctl_sum_mode		3	(0					(1					2					)3		
di_top_u/udi_cti_res_sel_i																				
i/udi_top_u/udi_cti_thr_w																				
i_top_u/udi_ctl_sum_mode		0					<u>(1</u>	0				2	.0				3	))		
i/udi_top_u/udi_ctl_res_se																				
register file																				
p/qpu/core/rf/mpc_dest_v		006		(000					00a											
and a second before a second second																				
<ul> <li>u/core/r1/mpc_rega_corid</li> </ul>											-		000			1000				
top/cpu/core/rf/mpc_rega	000	0Xx	000			)008	0Xx	000			1008	Juxx				juus	,0Xx	000		
<ul> <li>u/core/r/impc_rega_cond</li> <li>u/core/rf/mpc_rega_cond</li> <li>u/core/rf/mpc_regb_cond</li> </ul>	י מוס נ נ נ	0Xx	000			)008	<u>(0Xx</u>	1000			1008	Juxx	000			juua	;0Xx	000		
<ul> <li>u/core/rf/mpc_rega_cond</li> <li>u/core/rf/mpc_rega</li> <li>u/core/rf/mpc_regb_cond</li> <li>top/cpu/core/rf/mpc_regb</li> </ul>	י מייט נ נ נ נ מיין	0Xx 0Xx	(000 (000			006 ( )009	j0Xx j0Xx	000			(008 (009		000			(009 (009	010x	000		
	י, יין נ 000 נ 11 נ נ 000 נ	OXx OXx	(000 (000			800( )009	0Xx	000			)(009 )(009		000			)(009 )(009	,0Xx	000		

▲□▶ ▲□▶ ▲三▶ ▲三▶ 三三 - のへで

### Rekonfigurierbare Partition

### **Clock Region X0Y4**

Slice Type	Available
Slice LUTs	22000
LUTRAM	8800
FF	44000
Block RAM/FIFO	70
10	50
BUFG	4

◆□▶ ◆御▶ ◆臣▶ ◆臣▶ 臣 の�?

### Ressourcenverbrauch des RAM-Moduls

Madu	la Nama			Ressour	се		
Modu	le Marrie	LUTs	LUTRAM	FF	BRAM	10	BUF
mfp.	system	8998 (3%) 54 (1%) 7316 (1%) 25.5 (3%) 0 (0%) 0 (0					0 (0%)
m14k₋top	Allgemein Core dcache icache	8581 8465 66 50	6 6 0 0	7098 7098 0 0	13,5 0 7,5 6	0 0 0	0 0 0
ahb_lite_matrix_loader	Allgemein mfp_srec_parser mfp_uart_receiver mfp_srec_to_ahb_bridge ahb_lite_matrix	417 148 102 32 135	48 0 0 0 48	218 60 52 32 74	0 0 0 12	00000	000000
ahb_lite_matrix	Allgemein mfp_ahb_partition mfp_reset_ram mfp_ram mfp_gpio mfp_ahb_reconfig_decoder	135 111 12 0 4 6	48 48 0 0 0 0	74 33 17 1 15 3	12 2 4 6 0 0	0 0 0 0 0	0 0 0 0 0

◆□▶ ◆御▶ ◆臣▶ ◆臣▶ 臣 の�?

## Ressourcenverbrauch des ALU-Moduls

Made	de Nome			Ressourc	en		
wood	ne Name	LUTs	LUTRAM	FF	BRAM	10	BUF
mfp	system	9031 (3%)	6 (1%)	7322 (1%)	23.5 (3%)	0(0%)	0 (0%)
m14k₋top	Allgemein Core dcache icache	8577 8461 66 50	6 6 0 0	7098 7098 0 0	13.5 0 7.5 6	0 0 0	0 0 0
ahb_lite_matrix_loader	Allgemein mfp_srec_parser mfp_uart_receiver mfp_srec_to_ahb_bridge ahb_lite_matrix	454 174 63 33 185	0 0 0 0	224 60 52 32 80	0 0 0 0	0 0 0 0	0 0 0 0
ahb_lite_matrix	Allgemein mfp_ahb_partition mfp_reset_ram mfp_ram mfp_gpio mfp_ahb_reconfig_decoder	185 123 8 0 0 6	0 0 0 0 0	80 46 17 1 8 3	10 0 4 6 0 0	0 0 0 0 0	0 0 0 0 0

### Ressourcenverbrauch UDI-Modul

Mad	lula Nama	Ressourcen								
wodule Name		LUTs	LUTRAM	FF	BRAM	10	BUF			
m14k_top		9292 (3%)	6 (1%)	7143 (1%)	13.5 (1.5%)	0(0%)	0 (0%)			
	Allgemein	9055	6	7108	13.5	0	0			
CPU	Core	8939	6	7108	0	0	0			
	dcache	66	0	0	7.5	0	0			
	icache	50	0	0	6	0	0			
	Udi	236	0	35	0	0	0			

## MIPSfpga Utilization auf VC707



◆□▶ ◆御▶ ◆臣▶ ◆臣▶ 臣 の�?