Themen für Studentische Arbeiten

• Design of 24 GHz Power Amplifier (DA/MA) (N. El Agroudy)
• Adaptive Localization Framework based on Machine Learning (DA/MA) (M. Gunia)

• [July 2017] Optimum FSK receiver for coarse time synchronization (DA/MA)           (B. Al-Qudsi)

• Bewertung verschiedener Verfahren zur Ermittlung von Kanaltransferfunktionen innerhalb von Systemen zur drahtlosen Datenübertragung; in Zusammenarbeit mit Metirionic GmbH (DA/MA) (Beschreibung als PDF) (N. Joram, B. Al-Qudsi)

• On-chip automatic bandwidth tuning techniques of baseband active filters (SA/DA/MA) (M. El-Shennawy)
• Design of a broadband power coupler for a radar application.(SA/DA/MA) (M. Sakalas)
• Design of a broadband highly efficient power amplifier based on dynamic load modulation concept (SA/DA/MA) (M. Sakalas)
• Analyse und Entwurf eines digital gesteuerten Ultrabreitband-Oszillators (DCO) zur Verwendung innerhalb einer ADPLL (SA)  (T. Drechsel)
• Analysis & design of MEMS based ultra-broadband filter and matching network circuits. (M. Sakalas)
• Development of 24 GHz FMCW Radar base station and active reflector tags. PCB design and IC layout opportunities (SHK) (M. Thayyil )
• [Sep'17] Analysis and Design of 24 GHz stacked transistor, Super Regenerative Amplifiers for Frequeny Modulation applications in 22 nm FDSOI  (MA/DA/SA) (M. Thayyil )
• [Sep'17]***  Design and EM Simulations of 24 GHz Integrated Broadband Antennas (MA/DA/SA) (M. Thayyil )
• [Sep'17] Analysis and Design of Class-F Power Amplifiers in 22 nm FD SOI (MA/DA/SA) (M. Thayyil )

• Analyse und Untersuchung von vertikalen Induktivitäten in 3D-Stapeln mit mehreren Chips mit einem echten 3D-EM-Simulator. (SHK, SA) (L. Szilagyi)
• Analysis and Design of energy optimized circuits with adaptive power consumption for optical communication up to 30 Gbit/s. (SA/DA/MA) (D. Schöniger)
• Analysis and Design of 50 Ω output drivers with high linearity for multi-level optical communication up to 40 Gbaud/s. (SA/DA/MA) (D. Schöniger)
• Analyse und Entwurf von Schaltungen zur Takt- und Datenrückgewinnung eines 25 Gbit/s optischen Übertagungssystems mit mehrstufiger Pulsamplitudenmodulation. (SA/MA/DA) (D. Schöniger)
• Design and Assembly of an optical communication system setup with existing HAEC-A07 integrated circutis . (SHK) (D. Schöniger)
• Measurement setup automation for FET device characterization. (SHK) (D. Schöniger)
• EM-Simulation und Modellierung von On-Chip-Metallstrukturen und Optimierung deren Eigenschaften mit Rücksicht auf technologische Besonderheiten. (SHK/SA) (D. Schöniger)
• Investigation and simulation of on-chip transformers with full 3D EM simulation tool. (G. Belfiore)
• Investigation of different pre-emphasis techniques to increse the data rate in optical transmitters. (SA, DA, MA) (G. Belfiore)
• Design of direct digital synthesizer in 40nm SOI CMOS technology (10-bit amplitude resolution and more than 5 GHz ) (MA/DA) (M. Khafaji)
• Design of tunable delay circuit for very high-speed applications. (DA, MA) (M. Khafaji)
• Mismatch compensation in a multi-channel track & hold network of a high-speed time-interleaved ADC in 28 nm CMOS / Mismatchkompensation eines mehrkanaligen Folge-Halte-Netwerks bei zeitversetzt-abtastenden ADCs in der 28 nm CMOS-Technologie (DA) (J. Pliva)
• Design of a low-power mismatch-compensated 4b Flash ADC with sampling rate over 10 GS/s in 28 nm CMOS / Entwurf eines leistungseffizienten Mismatch-kompensierten 4-Bit Flash-Analog-Digital-Wandlers mit Abtastrate von über 10 GS/s in der 28 nm CMOS-Technologie (DA) (J. Pliva)
• Clock signal generation and distribution for the track & hold stage of a high-speed time-interleaved ADC in 28 nm CMOS / Erzeugung und Verteilung der Taktsignalen für Folge-Halteglieder eines schnellen zeitversetzt-abtastenden Analog-Digital-Wandlers in der 28 nm CMOS-Technologie (DA) (J. Pliva)
• Analysis, design and simulation of a high speed (25 Gbit/s and beyond) modulator driver in 250 nm BiCMOS technology. (SA) (A. Giuglea)
• 20 Gbps optical link demonstrator board with CCN chips from CoolOptics project. (Practical work required: PCB design with discrete components, soldering, measurement and simulation) (SHK) (L. Szilagyi)

• ***NEW Dec. 2017*** Analisys and investigation of vertical inductors in 3D-integrated chips with a 3D-EM simulator. (SHK, SA) (L. Szilagyi)

• ***NEW Dec. 2017*** Design, simulation and layout of a transimpedance amplifier for 40Gbit/s in 22nm FDSOI. (SA, MA, DA) (L. Szilagyi)

• ***NEW Dec. 2017*** Power-datarate adaptive quadrature VCO oscillator for a 40 Gbit/s clock-data recovery system in 22 nm FDSOI (SA, MA, DA) (L. Szilagyi)
• ***NEW Dec. 2017*** Power-datarate adaptive quarter-rate phase detector for a 40 Gbit/s clock-data recovery system in 22 nm FDSOI (SA, MA, DA) (L. Szilagyi)

• Analyse und Entwurf von HF-Schaltungen basierend auf Carbon-Nanotube-Feldeffekttransistoren (CNT-FET) (Dr. C. Carta)
• Entwurf und Analyse von Schwellwert-Gattern für neuartige Logikschaltungen, z.B. basierend auf Carbon-Nanotube-FETs (Dr. C. Carta)
• Analysis and design of a voltage controlled oscillator (VCO) based on carbon nanotube (CNT) field effect transistors (FETs). Circuit fabrication and characterization are also possible. (Dr. C. Carta)
• Investigation of simple topology mixers with CNTFET (SA) (A. Taghavi)
• Feasibility study of the CNTFET oscillator, potentials and shortcomings (SA) (A. Taghavi)
• Mixer linearization techniques in 45nm SOI technology(SA) (A. Taghavi)
• A minimal FM reciever in CNTFET technology(SA).(A. Taghavi)

• Master thesis on modeling of organic transistors, based on available measured data, using Verilog-A or any other programing language suitable for circuit simulation (MA) (Dr. B. K. Boroujeni).
• Design of Novel Chipless RFID Based on Roll_to_Roll (R2R) Printed Technology. The candidate will be required to have a basic knowledge in area of antenna design. Expertise in CAD software such as CST MWS or HFSS will be an added advantage. (SA, DA, MA) Study of human body effects on chipless RFID tags. (SA, DA, MA) Tracking applications using chipless RFID systems  (D. Betancourt)

• Entwurf eines Algorithmus zur Abschätzung des MIMO-Kanals (DA/MA) (E.Sobotta)
• Entwicklung eines Ultra-Low-Power-AM-FM-Hybridempfängers. (DA,SA) (A. Gündel)
• Analysis and design of a low noise amplifier for 3.1 to 10.6 GHz ultra-wideband radar application (SA/MA/DA) (X. An)

• Analyse und Entwurf von Schaltungen zur Stromversorgung von passiven Radio-Frequency-IDentification-Tags (SA/MA/DA) (A. Brönner)

• Entwurf und Visualisierung eines Algorithmus für Beamsteering auf Basis von Lokalisierungsdaten  (DA/MA) (B. Lindner)

• Design of a PCB-based Doherty Power Amplifier for wireless 5G basestations 5G at 3,5 GHz with 24 dBm - 30 dBm output power (DA) and enhanced back-off efficiency, (A. Seidel)

• Entwurf von hochfrequenz-spannungsgesteuerter Oszillatoren (VCOs) (DA/MA) (H.Ghaleb)
• Entwurf eines Breitbandmischers für Sub-THz-Kommunikationssysteme (DA/MA) (H.Ghaleb)
• Analyse und Entwurf von Schaltungen zur drahtlosen Datenübertragung bei 180 GHz (z.B. rauscharme Verstärker, Mischer, Oszillatoren) (SA/DA/MA) (D. Fritsche)
• Entwurf von Koppelstrukturen integrierter Schaltungen im Hochfrequenzbereich bis 300 GHz (SHK) (P. Stärke) -> Ausschreibung als PDF
• ***New[July'17]***   In the frame of Impulsed Radio Transceivers  operating between 10 GHz -220 GHz, the listed positions are available. Please be aware that some could be taken in the meantime (P. V. Testa). 
  • UWB Pulse Detectors
  • UWB Pulse Generators
  • UWB Radio Link Design
  • Reconfigurable Distributed Amplifier
  • Distributed Mixer Design
• Analyse und Entwurf von regelbaren, aktiven Anpassnetzwerken bei 200 GHz  (SA/DA) (P. Stärke)
• Analyse und Entwurf eines Leistungsdetektors bei 200 GHz (SA/DA) (P. Stärke)
• Analyse und Entwurf von regelbaren, aktiven Anpassnetzwerken bei 180 GHz (SA/DA) (P.Stärke)
• Analyse und Entwurf von Schaltungen zur breitbandigen Frequenzsynthese (VCO) zwischen 140 und 220 GHz (SA/DA) (P.Stärke)
• Analyse und Entwurf von Schaltungen zur Verstärkungsteuerung (VGA) bei 180 GHz (SA/DA) (P.Stärke)
• Analyse und Entwurf eines Leistungsverstärkers bei 200 GHz (SA/DA) (>S. Li)
• Analyse und Entwurf eines breibandigen Leistungsverstärkers bis 40 GHz (SA/DA) (> S. Li)

• High frequency voltage controlled oscillator design on 22nm CMOS FD-SOI technology. Project details will be negotiated and tailored for actual needs. (SA/DA) (>Z.Tibenszky)

• Entwurf einer Schaltung zur Erzeugung komplexwertiger Basisbandsignale aus einem digitalen Datenstrom (Modulation mittels M-PSK, M-QAM, ...). (SA, DA), erstellt am 3.7.17 (V. Rieß)

• Entwurf einer Schaltung zur Rückgewinnung eines digitalen Datenstroms aus komplexwertigen Basisbandsignalen (Demodulation von M-PSK, M-QAM, ...). (SA, DA), erstellt am 3.7.17 (V. Rieß)

• [Juli 2017]  Entwurf eines geschalteten spannungsgesteuerten Oszillators bei 60 GHz (SA/DA) (>A. Ferchichi)

• [Juli 2017]  Entwurf eines Low Noise Amplifiers (LNA) bei 60 GHz (SA/DA) (>A. Ferchichi)

• [July 2017] Analysis and design of a broadband (5-10 GHz) adaptive voltage controlled oscillator in 45 nm CMOS SOI. (SA/DA/MA) (R. Ma) [reserviert]
• [August 2017] Analysis and design of a UWB (3-10 GHz) low noise amplifier in 45 nm CMOS SOI. (SA/DA/MA) (R. Ma)
• [September 2017] Analysis and design of a baseband low pass filter in 45 nm CMOS SOI. (SA) (R. Ma) [reserviert]
• Analysis and design of adaptive finite inpulse response filters (FIR) for use in time-continuous circuits in 28 nm CMOS (DA) (F. Protze)
• Input-Sampling 1-bit CMOS Time Mode ADC (SA/DA/MA) (S. Rehman)
• Time domain successive approximation ADC design based on standard cells (DA/MA) (S. Rehman)
• Analysis and design of a digital controllable phase shifter in 130nm CMOS SOI (SA/DA/MA) (M. Kreißig)
• Analysis and design of a 10BASE-T Ethernet line driver (SHK) (S. Buhr)
• Analysis and design of  RF power combiner structures. Knowledge/experience in PCB design is required. (SHK) (M. Kreißig)

Data Converter Design

Gruppenleiter: Dr.-Ing. Mohammad Mahdi Khafaji

• Verzögerungsglied mit digital einstellbarer Signalverzögerung in einem 45nm PD-SOI CMOS Prozess (T. Pälke) (M. Khafaji)
• Eine sehr breitbandige Gleichrichterschaltung in einem 45nm PD-SOI CMOS Prozess (T. Pälke) (M. Khafaji)
• Ein hochgenauer Transimpedanz-Verstärker mit Offset-Kompensation in einem 45nm PD-SOI CMOS Prozess (T. Pälke) (M. Khafaji)
• Analysis and design of a bandgap-reference and bias generation circuit with low temperature and process variation sensitivity in 45 nm CMOS (DA/MA) (T. Pälke)