Themen für Studentische Arbeiten

Entwurf und Analyse von Radarsystemen

Gruppenleiter: Dr.-Ing. Niko Joram

  • Entwurf eines hochgenauen Positionierungssystems unter Verwendung der Channel State Information (CSI) von herkömmlichen WiFi Karten (SA /BA /PA) (M. Gunia; Datum: 23.01.2009)

    Teilaufgaben:
    • Inbetriebnahme einer Linux-Basisstation unter Nutzung des Intel 5300 Chipsatzes zur Auslesung der CSI
    • Implementierung eines Angle-of-Arrival Ansatzes unter Nutzung des MUSIC-Algorithmus
  • Vorhersage von Usertrajektorien unter Anwendung des am Lehrstuhl entwickelten Frameworks für maschinelles Lernen bezüglich Rückgekoppelter Neuronaler Netze (RNN) (M. Gunia; Datum: 23.01.2019)

    Teilaufgaben:
    • Einarbeiten in RNN (spezieller Fokus auf Long Short Term Memory Cells)
    • Training des Netzwerks mit typischen Trajektorien
    • Untersuchung der Vorhersagegenauigkeit im realen Anwendungsgebiet
  • Feature recognition with broadband FMCW radar (SA/DA/MA) (B. Al-Qudsi)

  • Optimum FSK receiver for coarse time synchronization (DA/MA) (B. Al-Qudsi)

  • Bewertung verschiedener Verfahren zur Ermittlung von Kanaltransferfunktionen innerhalb von Systemen zur drahtlosen Datenübertragung; in Zusammenarbeit mit Metirionic GmbH (DA/MA) (Beschreibung als PDF) (N. Joram, B. Al-Qudsi)

  • Design and optimization of 1-60 GHz Printed Circuit Borads for embodying ultra-wideband MIMO radar RX and TX Front-End MMICs.(SA/DA/MA) (M. Sakalas)
  • Design of a fully differential 1-50 GHz Power Amplifier employing a Dynamic Load Modulation concept (SA/DA/MA) (M. Sakalas)
  • Analysis and design of Supply Voltage and Temperature independent circuits for reference voltage and PTAT current generation (SA/DA/MA) (M. Sakalas)
  • Analyse und Entwurf eines digital gesteuerten Ultrabreitband-Oszillators (DCO) zur Verwendung innerhalb einer ADPLL (SA/DA)  (T. Drechsel)
  • From One-Way lane to a Two-Way Freeway : Analysis and Design of 60 GHz Quasi Circulators in 22 nm FD SOI for Full Duplex RFID Systems (MA/DA/SA) (M. Thayyil )
  • Investigation of PLL phase noise in 60 GHz FMCW automotive radar systems (SA) (H.Ghaleb)

  • Design of LNA + Mixer for medical implants receiver in 180 nm Bi-CMOS. (DA/MA) (N. El Agroudy)

  • Entwicklung eines echtzeitfähigen Algorithmus zur Unterdrückung von Störeinflüssen in einem maritimen FMCW MIMO Radar. (DA/MA/SA) (A. Figueroa)

    • Python/C(++)-Implementierung eines Algorithmus zur Störunterdrückung

    • Verwendung von CUDA und/oder Mehrkernberechnungen zur Parallelisierung

Schaltungen und Komponenten zur optischen Datenübertragung

Gruppenleiter: Dr. Ronny Henker

  • Analyse und Untersuchung von vertikalen Induktivitäten in 3D-Stapeln mit mehreren Chips mit einem echten 3D-EM-Simulator / Analisys and investigation of vertical inductors in 3D-integrated chips with a 3D-EM simulator. (SHK, SA, project work) (L. Szilagyi)
  • Power-datarate adaptive quarter-rate phase detector (SA)/ complete (MA, DA)/ 40 Gbit/s clock-data recovery system in 22 nm FDSOI. (L. Szilagyi)

  • Analysis and Design of 50 Ω output drivers with high linearity for multi-level optical communication up to 40 Gbaud/s. (SA/DA/MA) (D. Schöniger)
  • Measurement setup automation for FET device characterization. (SHK) (D. Schöniger)
  • Investigation and simulation of on-chip transformers with full 3D EM simulation tool. (SA, project work) (G. Belfiore)
  • Investigation and simulation of equalization techniques for duobinary optical transceivers. (DA, MA) (G. Belfiore)
  • Mismatch compensation in a multi-channel track & hold network of a high-speed time-interleaved ADC in 22 nm CMOS / Mismatchkompensation eines mehrkanaligen Folge-Halte-Netwerks bei zeitversetzt-abtastenden ADCs in der 22 nm CMOS-Technologie (DA) (J. Pliva)
  • Design of a scalable multi-channel time-interleaved FIFO register with SPI interface for data capturing in time-interleaved ADCs. / Entwurf eines skalierbaren mehrkanaligen zeitversetzt getasteten FIFO-Registers mit SPI Schnittstelle zur Datenerfassung in zeitversetzt abtastenden AD-Wandlern. (SA) (J. Pliva)
  • Design and layout of an offset-compensated strong-ARM latch comparator and design study of a SAR-ADC with 6b-resolution and sampling rate in GS/s range. / Entwurf und Layout eines offsetkompensierten Komparators in der strong-ARM Topologie und Studie eines SAR-ADCs mit 6-Bit und Abtastrate in GS/s-Bereich. (DA) (J. Pliva)
  • Analysis, design and simulation of a high speed (25 Gbit/s and beyond) modulator driver in 250 nm BiCMOS technology. (SA) (A. Giuglea)
  • Design of a common-anode VCSEL driver with 3-tap feed-forward equalizer (MA/DA) (130 nm BiCMOS or 22 nm SOI CMOS) (M. Khafaji)

  • Design, simulation and layout of a Mach-Zehnder modulator driver with PAM-4 modulation for 40+ Gbaud/s in 22nm FDSOI. (DA, MA) (L. Szilagyi)

Nanoelektronische Schaltungstechnik

Gruppenleiter: Dr.‐Ing. Corrado Carta
 

Schaltungen und Systeme in neuartiger Elektronik

Gruppenleiter: Dr.‐Ing. Corrado Carta

  • Design of integrated flexible RF energy harvesting circuits and voltage regulators for RFID applications at 13.56MHz (DA/MA) (Dr. B. K. Boroujeni).

  • Master thesis on modeling of organic transistors, based on available measured data, using Verilog-A or any other programing language suitable for circuit simulation (DA/MA) (Dr. B. K. Boroujeni).

Entwurf von Komponenten für drahtlose Datenübertragung

Gruppenleiter: Dr.‐Ing. Jens Wagner

  • Entwurf eines Power-Detectors für einen Wake-Up Empfänger in 22 nm SOI CMOS (SA/DA) (B. Lindner)
  • Entwurf eines Komparators für einen Wake-Up Empfänger in 22 nm SOI CMOS (SA/DA) (B. Lindner)
  • Analysis and design of a low noise amplifier for 3.1 to 10.6 GHz ultra-wideband radar application (SA/MA/DA) (X. An)
  • Analysis and desgin of a high-efficient high-gain amplifier for a 5G transmitter system in BiCOMS (SA/MA/DA) (A. Seidel)

Schaltungen im Sub-THz-Bereich

Gruppenleiter: Dr.‐Ing. Corrado Carta

  • Entwurf von Schaltungen für Hochfrequenzkommunikation bei 60 GHz und 180 GHz in CMOS/BiCMOS-Technologien (DA/MA) (H.Ghaleb)
  • Entwurf von Koppelstrukturen integrierter Schaltungen im Hochfrequenzbereich bis 300 GHz (SHK) (P. Stärke) -> Ausschreibung als PDF
  • In the frame of Impulsed Radio Transceivers  operating between 10 GHz -220 GHz, the listed positions are available. Please be aware that some could be taken in the meantime (P. V. Testa). 
    • UWB Pulse Detectors
    • UWB Pulse Generators
    • UWB Radio Link Design
    • Reconfigurable Distributed Amplifier
    • Distributed Mixer Design
  • Analyse und Entwurf von regelbaren, aktiven Anpassnetzwerken bei 200 GHz  (SA/DA) (P. Stärke)
  • Analyse und Entwurf eines Leistungsdetektors bei 200 GHz (SA/DA) (P. Stärke)
  • Analyse und Entwurf von regelbaren, aktiven Anpassnetzwerken bei 180 GHz (SA/DA) (P.Stärke)
  • Analyse und Entwurf von Schaltungen zur breitbandigen Frequenzsynthese (VCO) zwischen 140 und 220 GHz (SA/DA) (P.Stärke)
  • Analyse und Entwurf von Schaltungen zur Verstärkungsteuerung (VGA) bei 180 GHz (SA/DA) (P.Stärke)
  • Analyse und Entwurf der Schalungen für LO-Signal Generation in 80 GHz Radar-System (VCO/Frequenzmultiplier/Frequenzteiler usw.) (SA/DA) (>S. Li)
  • Entwurf eines HF-Leiterplattenaufbaus zur Verifizierung eines drahtlosen Übertragungssystems bestehend aus mehreren integrierten Teilschaltungen. (SHK, SA), (V. Rieß)

  • Optimierung von Leistungsdetektoren für Millimeterwellensignale hinsichtlich des Rausch- und Temperaturverhaltens . (SA, DA), (V. Rieß)

  • Measurement setup automation for characterization of an RF oscillator. (SHK) (>A. Ferchichi)

  • Design of a  superregenerative oscillator at 60 GHz. (SA,DA) (>A. Ferchichi)

  • Design of an OOK demodulator at 60 GHz. (SA,DA) (>A. Ferchichi)

  • Design, simulation and layout of a frequency multiplier and a frequency divider for 80 GHz in 22nm FDSOI. (SA, MA, DA) (L. Szilagyi)

  • Design of a 60 GHz power amplifier using high voltage FET in 22 nm FDSOI (SA,DA)  (>M.Cui)

  • Analyse und Entwurf eines Linearen CMOS Leistungsdetektors bei 60 GHz (SA/DA) (Z. Tibenszky)

  • Analyse und Entwurf eines breitbandigen LNAs für 5G Anwendung / analysis and design of a broadband LNA for 5G applications (SA/DA) (>xin.xu@tu-dresden.de)

  • Analyse und Entwurf eines breitbandigen Leistungsverstärkers für 5G Anwendung / analysis and design of a broadband power amplifier for 5G applications (SA/DA) (>xin.xu@tu-dresden.de)

Mixed-Signal Circuit Design

Gruppenleiter: Dipl.‐Ing. Martin Kreißig

  • Comparision of operational transconductance amplifier topologies in 45nm and/or 22nm CMOS SOI. (SA) (R. Ma)

  • Analysis and implementation of robust and reliable control algorithms for adaptive analogue Equalizers. (SA) (S. Buhr)

  • Analysis and design of a UWB (3-10 GHz) low noise amplifier in 45 nm CMOS SOI. (SA/DA/MA) (R. Ma)
  • Analysis and Design of 40 Gbps CML logic 1:4 Demux in 45-nm CMOS (SA/DA/MA) (S. Rehman)

  • Replica Delay-line based Delay Locked Loop Design for Precise Delay Control in 45-nm CMOS (SA/DA/MA) (S. Rehman)

  • Controlled Capacitor-charge 3-bit Pulsewidth Demodulator Design in 45-nm CMOS (SA/DA/MA) (S. Rehman)

  • Analysis and design of  RF power combiner structures. Knowledge/experience in PCB design is required. (SHK) (M. Kreißig)
  • Analysis and implementation of a Verilog-A model for peak-current controlled switched DC-DC converters. (SHK) (> F. Schwarze)
  • Implementation and test of lab automation software with Python. (SHK) (F.Protze)

Data Converter Design

Gruppenleiter: Dr.-Ing. Mohammad Mahdi Khafaji

  • A High-Precision Delay-Locked Loop for accurate timing calibration (SA/MA/DA) (T. Pälke) (M. Khafaji)
  • A high-resolution, high bandwidth RF-DAC for operation in the D-Band (MA/DA) (T. Pälke) (M. Khafaji)

Zu dieser Seite

Frank Bindrich
Letzte Änderung: 29.01.2019