Veröffentli­chungen

2019

• Performance Analysis of a Comparator Based Mixed-Signal Control Loop in 28 nm CMOSProtze, F., Kreisig, M., Ellinger, F., Hoppner, S., Hartmann, S., Huanzsche, S., Scholze, S. & 2 weitere, Okt. 2019, VLSI-SoC 2019 - 27th IFIP/IEEE International Conference on Very Large Scale Integration, Proceedings. Metzler, C., De Micheli, G., Gaillardon, P., Silva-Cardenas, C. & Reis, R. (Hrsg.). IEEE Computer Society, S. 155-158, 4 S., 8920295Elektronische (Volltext-)VersionPublikation: Beitrag in Buch/Konferenzbericht/Sammelband/Gutachten > Beitrag in Konferenzband
• Hard Real-Time Capable OPC UA Server as Hardware Peripheral for Single Chip IoT SystemsIatrou, C. P., Bauer, H., Graube, M., Höppner, S., Rahm, J. & Urbas, L., Sept. 2019, Proceedings - 2019 24th IEEE International Conference on Emerging Technologies and Factory Automation, ETFA 2019. Institute of Electrical and Electronics Engineers (IEEE), S. 1631-1634, 4 S., 8868968Elektronische (Volltext-)VersionPublikation: Beitrag in Buch/Konferenzbericht/Sammelband/Gutachten > Beitrag in Konferenzband
• Dynamic Power Management for Neuromorphic Many-Core SystemsHoppner, S., Vogginger, B., Yan, Y., Dixius, A., Scholze, S., Partzsch, J., Neumarker, F. & 8 weitere, Aug. 2019, in: IEEE Transactions on Circuits and Systems I: Regular Papers. 66, 8, S. 2973-2986, 14 S., 8701528Elektronische (Volltext-)VersionPublikation: Beitrag in Fachzeitschrift > Forschungsartikel
• A Biohybrid Setup for Coupling Biological and Neuromorphic Neural NetworksKeren, H., Partzsch, J., Marom, S. & Mayr, C., 1 Mai 2019, in:  Frontiers in neuroscience. 13, MAY, 432Elektronische (Volltext-)VersionPublikation: Beitrag in Fachzeitschrift > Forschungsartikel
• A fast lock-in ultra low-voltage ADPLL clock generator with adaptive body biasing in 22nm FDSOI technologySchraut, F., Eisenreich, H., Hoppner, S. & Mayr, C., 2019, 2019 IEEE International Symposium on Circuits and Systems, ISCAS 2019 - Proceedings. Institute of Electrical and Electronics Engineers (IEEE), 8702109Elektronische (Volltext-)VersionPublikation: Beitrag in Buch/Konferenzbericht/Sammelband/Gutachten > Beitrag in Konferenzband
• A Multi-Bit PFD Architecture for ADPLLs with Built-In Jitter Self-CalibrationSchüffny, F. M., Höppner, S., Oefelein, A. & Mayr, C., 2019, S. 1-5Elektronische (Volltext-)VersionPublikation: Beitrag zu Konferenzen > Paper
• An Area-Efficient 128-Channel Spike Sorting Processor for Real-Time Neural Recording With $0.175~ W/Channel in 65-nm CMOSDo, A. T., Zeinolabedin, S. M. A., Jeon, D., Sylvester, D. & Kim, T. T., 2019, in: IEEE transactions on very large scale integration (VLSI) systems. 27, 1, S. 126-137, 12 S.Publikation: Beitrag in Fachzeitschrift > Forschungsartikel
• Design Challenges of Real-time Hardware Implementation of Seizure Prediction ChipZeinolabedin, S. M. A., Schüffny, F. M., George, R., Partzsch, J., Weiße, A. & Mayr, C., 2019Publikation: Beitrag zu Konferenzen > Paper
• Doppler Ambiguity Resolution for Binary-Phase-Modulated MIMO FMCW RadarsGonzalez, H. A., Liu, C., Vogginger, B. & Mayr, C., 2019, S. 1-6Elektronische (Volltext-)VersionPublikation: Beitrag zu Konferenzen > Paper
• EEG-based Emotion Detection Using Unsupervised Transfer LearningGonzalez, H. A., Yoo, J. & Elfadel, I. A. M., 2019, 2019 41st Annual International Conference of the IEEE Engineering in Medicine and Biology Society (EMBC). S. 694-697, 4 S.Elektronische (Volltext-)VersionPublikation: Beitrag in Buch/Konferenzbericht/Sammelband/Gutachten > Beitrag in Konferenzband