Veröffentli­chungen

2012

• On-Chip Measurement and Compensation of Timing Imbalances in High-Speed Serial NoC LinksHöppner, S., Walter, D., Ellguth, G. & Schüffny, R., 1 März 2012, in: International Journal of Embedded and Real-Time Communication Systems (IJERTCS). 3, 4, S. 42-56, 15 S.Elektronische (Volltext-)VersionPublikation: Beitrag in Fachzeitschrift > Forschungsartikel

2011

• Demo: Waferscale Communication infrastructureMayr, C., Partzsch, J., Scholze, S. & Schüffny, R., 1 Dez. 2011, Fet11 - The European Future Technologies Conference and ExhibitionPublikation: Beitrag in Buch/Konferenzbericht/Sammelband/Gutachten > Beitrag in Konferenzband
• Design Flow Integration of the Linearized Operating Point (LOP) MethodHöppner, S., Henker, S., Görner, J. & Schüffny, R., 1 Dez. 2011, MunEDA User Group MeetingElektronische (Volltext-)VersionPublikation: Beitrag in Buch/Konferenzbericht/Sammelband/Gutachten > Beitrag in Konferenzband
• IP Porting and Resizing for High-Speed NoC Links from 65nm to 28nm Globalfoundries CMOS Technology with WiCkeDWalter, D., Höppner, S. & Schüffny, R., 1 Dez. 2011, MunEDA User Group MeetingElektronische (Volltext-)VersionPublikation: Beitrag in Buch/Konferenzbericht/Sammelband/Gutachten > Beitrag in Konferenzband
• Mismatch Characterization of High-Speed NoC Links using Asynchronous Sub-SamplingHöppner, S., Walter, D., Ellguth, G. & Schüffny, R., 1 Dez. 2011, IEEE International Symposium on System on Chip. S. 112-115, 4 S.Elektronische (Volltext-)VersionPublikation: Beitrag in Buch/Konferenzbericht/Sammelband/Gutachten > Beitrag in Konferenzband

2010

• Exploration of Feasible Voltage Ranges in Analog CMOS Circuits Using Linearized-Operating-Point Transistor ModelsHöppner, S., Henker, S., Schüffny, R. & Graupner, A., 1 Dez. 2010, MunEDA User Group MeetingElektronische (Volltext-)VersionPublikation: Beitrag in Buch/Konferenzbericht/Sammelband/Gutachten > Beitrag in Konferenzband
• Highly Integrated Packet-Based AER Communication Infrastructure with 3Gevent/s ThroughputHartmann, S., Schiefer, S., Scholze, S., Partzsch, J., Mayr, C., Henker, S. & Schüffny, R., 1 Dez. 2010, 2010 17th IEEE International Conference on Electronics, Circuits and Systems. IEEE Xplore, S. 952-955, 4 S.Elektronische (Volltext-)VersionPublikation: Beitrag in Buch/Konferenzbericht/Sammelband/Gutachten > Beitrag in Konferenzband
• Using neuron dynamics for realistic synaptic learningMayr, C., Partzsch, J., Noack, M. & Schüffny, R., 1 Dez. 2010, The Neuromorphic EngineerElektronische (Volltext-)VersionPublikation: Beitrag in Buch/Konferenzbericht/Sammelband/Gutachten > Beitrag in Konferenzband
• Efficient compensation of delay variations in high-speed network-on-chip data linksHöppner, S., Walter, D., Eisenreich, H. & Schüffny, R., 1 Sept. 2010, IEEE International Symposium on System on Chip (SoC). S. 55-58, 4 S.Elektronische (Volltext-)VersionPublikation: Beitrag in Buch/Konferenzbericht/Sammelband/Gutachten > Beitrag in Konferenzband
• Low Power Design of the X-GOLD® SDR 20 Baseband ProcessorRaab, W., Berthold, J., Hachmann, U., Langen, D., Schreiner, M., Eisenreich, H., Schlüßler, J. & 1 weitere, 1 März 2010, Proceedings of Design, Automation and Test in Europe (DATE 2010)Elektronische (Volltext-)VersionPublikation: Beitrag in Buch/Konferenzbericht/Sammelband/Gutachten > Beitrag in Konferenzband