Veröffentlichungen
Veröffentlichungen:
204 Einträge
2020
-
Method for the Computer-Aided Schematic Design and Simulation of Hydrogel-Based Microfluidic Systems , 2020, in: IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems. 39, 8, S. 1635-1648Elektronische (Volltext-)VersionPublikation: Beitrag in Fachzeitschrift > Forschungsartikel
-
Plasticity and Adaptation in Neuromorphic Biohybrid Systems , 2020, in: iScience. 23, 10, 101589Elektronische (Volltext-)VersionPublikation: Beitrag in Fachzeitschrift > Übersichtsartikel (Review)
-
Real-time Hardware Implementation of ARM CoreSight Trace Decoder , 2020, in: IEEE design & test : D & T. 38, 1, S. 69-77, 9 S.Elektronische (Volltext-)VersionPublikation: Beitrag in Fachzeitschrift > Forschungsartikel
2019
-
Performance Analysis of a Comparator Based Mixed-Signal Control Loop in 28 nm CMOS , Okt. 2019, VLSI-SoC 2019 - 27th IFIP/IEEE International Conference on Very Large Scale Integration, Proceedings. Metzler, C., De Micheli, G., Gaillardon, P., Silva-Cardenas, C. & Reis, R. (Hrsg.). IEEE Computer Society, S. 155-158, 4 S., 8920295Elektronische (Volltext-)VersionPublikation: Beitrag in Buch/Konferenzbericht/Sammelband/Gutachten > Beitrag in Konferenzband
-
Dynamic Power Management for Neuromorphic Many-Core Systems , Aug. 2019, in: IEEE Transactions on Circuits and Systems I: Regular Papers. 66, 8, S. 2973-2986, 14 S., 8701528Elektronische (Volltext-)VersionPublikation: Beitrag in Fachzeitschrift > Forschungsartikel
-
A Biohybrid Setup for Coupling Biological and Neuromorphic Neural Networks , 1 Mai 2019, in: Frontiers in neuroscience. 13, MAY, 432Elektronische (Volltext-)VersionPublikation: Beitrag in Fachzeitschrift > Forschungsartikel
-
A fast lock-in ultra low-voltage ADPLL clock generator with adaptive body biasing in 22nm FDSOI technology , 2019, 2019 IEEE International Symposium on Circuits and Systems, ISCAS 2019 - Proceedings. Institute of Electrical and Electronics Engineers Inc., 8702109Elektronische (Volltext-)VersionPublikation: Beitrag in Buch/Konferenzbericht/Sammelband/Gutachten > Beitrag in Konferenzband
-
A Multi-Bit PFD Architecture for ADPLLs with Built-In Jitter Self-Calibration , 2019, S. 1-5Elektronische (Volltext-)VersionPublikation: Beitrag zu Konferenzen > Paper
-
An Area-Efficient 128-Channel Spike Sorting Processor for Real-Time Neural Recording With $0.175~ W/Channel in 65-nm CMOS , 2019, in: IEEE transactions on very large scale integration (VLSI) systems. 27, 1, S. 126-137, 12 S.Publikation: Beitrag in Fachzeitschrift > Forschungsartikel
-
Design Challenges of Real-time Hardware Implementation of Seizure Prediction Chip , 2019Publikation: Beitrag zu Konferenzen > Paper