2002
A Reconfigurable System-On-Chip-Based Fast EDM Process Monitor
S. Friebe, S. Köhler, R. G. Spallek, H. Juhr and K. Künanz, In M. Glesner, P. Zipf and M. Renovell, editors, International Conference on Field-Programmable Logic and Aapplications (FPL'2002, Montpellier, France), Lecture Notes in Computer Science, page 1164-1167, 2002, Springer-Verlag, Berlin u.a.
Verteilte Objektorientierte Simulation Heterogener Kommunikationssysteme
U. Hatnik, S. Sawitzki and R. G. Spallek, In Dresdner Arbeitstagung Schaltkreis- und Systementwurf (DASS'2002, Dresden, Germany), page 95-100, 2002
Entwurfsunterstützung von heterogenen Kommunikationssystemen durch verteilte objektorientierte Simulation
U. Hatnik, S. Sawitzki and R. G. Spallek, 16. Symposium Simulationstechnik, ASIM'2002, page 58-63, Rostock, 2002
Distributed Objekt-Oriented Simulation of Heterogeneous Communication Systems, Iasted International Conference Applied Simulation and Modelling
U. Hatnik, S. Sawitzki and R. G. Spallek, ASM'2002, page 283-288, Crete, Greece, 2002
Improving Code Efficiency for Reconfigurable VLIW Processors
S. Köhler, J. Braunes, S. Sawitzki and R. G. Spallek In B. Werner, editor, IEEE International Parallel Processing Symposium, IPDPS'2002, RAW, Ft. Lauderdale, USA, page 153, 2002, IEEE Computer Society
http://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=101654
Software-Entwicklungsunterstützung für eingebettete Prozessorkerne durch komponentenbasiertes Debugging
S. Köhler, J. Braunes, R. G. Spallek, S. Weiße, Dresdner Arbeitstagung Schaltkreis- und Systementwurf (DASS'2002, Dresden, Germany), page 89-94, 2002
Anwendungsparallelität und rekonfigurierbare Rechnersysteme: Entwurfsraum, Architekturvorlage, Entwurfsfluß
S. Sawitzki, Berlin, 2002, Mensch & Buch Verlag, Berlin, 2002
Eine wiederverwendungsgerechte Entwurfsmethodik für rekonfigurierbare SoC-Architekturen
J. Schneider, M. Boden, St. Rülke GI/ITG/GMM Workshop: "Methoden und Beschreibungssprachen zur Modellierung und Verifikation von Schaltungen und Systemen", 25.-27, Februar 2002, Tübingen
Design of a Reed Solomon Decoder Using Partial Dynamic Reconfiguration of XILINX VIRTEX FPGAs - A Case Study
A. Haase, R. Siegmund, C. Kretzschmar, D. Mueller, J. Schneider, M. Boden, M. Langer, DATE'02 Conference & Exhibition, 4-8 March, 2002, Le Palais des Congres, Paris, France
Enhanced Reusability for SoC-based HW/SW Co-Design
M. Boden, J. Schneider, K. Feske and St. Rülke, Euromicro Symposium on Digital System Design, September 4-6, 2002, Dortmund, Germany
Controller-Strukturen und Scheduling-Verfahren für partiell, dynamisch rekonfigurierbare Architekturen
M. Boden, J. Schneider, St. Rülke, Report: SFB 358-B1-1/02, 2002