abgeschlossene Beleg- und Studienarbeiten
Übertragung eines an MapReduce orientierten k-Means-Algorithmus auf einen
FPGA-Hardwarebeschleuniger für den Cloud-Einsatz
Martin Knöfel, 12.10.2017
Evaluation eines Scheduling-Algorithmus für eine elastische Cloud mit rekonfigurierbaren Hardwarebeschleunigern
Valentin Kandetzki, 07.09.2017
Implementierung eines Linux-Gerätetreibers zur dynamische Allokation von isolierten Kommunikationskanälen zu partiell konfigurierten FPGA-Kernen in einem Zynq-System
Björn Gottschall, 16.02.2017
Entwurf und Implementierung eines statischen Backbones für die Kommunikation mit dynamischen Nutzerpartitionen auf einem Multi-FPGA-Board
Albert Schulz, 10.10.2016
Bewertung von State-of-the-Art-Algorithmen zur Bestimmung der Time Difference of Arrival (TDOA) für charakteristische Funksignale
Ilkay Wunderlich, 11.08.2016
Erhöhung der Ausfallsicherheit einer Mikropumpensteuerung mit Hilfe einer hiearchisch organisierten, heterogenen Controllerplattform
Najded Charaf, 09.06.2016
Implementierung von Standarddatenstrukturen in VHDL
Jens Voß, 22.02.2016
Virtualisierung von FPGA-Ressourcen mittels partieller dynamischer Rekonfiguration für konkurrierende Nutzerdesigns
Paul Geßler, 03.12.2015
Motion-Based 3-D Localisation in Natural Scenes Using a Novel Sensor-Processor-Architekture
Andreas Reichel, 24.11.2015
Platzierung und Verdrahtung massiv-paralleler FPGA-Designs am Beispiel eines Many-Core-Prozessors
Michael Lange, 03.11.2015
Analyse verschiedener HLS-Systeme in Hinblick auf ihren Umgang mit der Hochsprachenabstraktion Speicher
Sascha Kath, 13.08.2015
High-Level-Synthese eines Keypoint-Detection-Algorithmus für FPGAs
Max Kraft-Kugler, 09.07.2015
Untersuchungen zu einer konfigurierbaren Netzwerkemulation auf FPGA-Basis
Roman Guskov, 03.07.2015
Graphical Support for the Design and Evaluation of Configurable Logic Blocks
Fredo Erxleben, 04.06.2015
Untersuchungen zur Realisierung des Hashalgorithmus Scrypt auf einer energieeffizienten parallelen Plattform
Franz Gregor, 13.05.2015
Konzeption heterogener Mehrkernprozessoren für die HD-Videodekodierung auf Basis der SoC-Plattform LEON3
Sebastian Heinze, 07.11.2013
Implementierung und Evaluation eines Thumb- und Thumb2-Architekturmodells für den Befehlssatzsimulator Jahris
Ronald Rist, 24.04.2013
Entwurf und Realisierung eines SATA Physical Layers für Altera Stratix II GX FPGAs
Thomas Frank, 17.04.2013
Dimensionierung einer Sequenz- und Flusskontrolle für die zuverlässige Hochleistungsdatenübertragung auf FPGAs
Andreas Höer, 10.04.2013
Untersuchung der Berechnung der 3D-Punktkorrelation auf hochparallelen Plattformen
Simon Willeke, 06.02.2013
Indexbasiertes Short-Read-Mapping auf FPGAs
Frank Hofmann, 16.01.2013
Universelle Speicherschnittstelle für große externe Speicher
Marco Zulkowski, 07.11.12
Studie zum Einsatz eines Network-on-a-Chip für Many-Core-Java-Bytecode-Architektur
Tony Müller, 11.07.12
Realisierung eines Datenstromprotokolls für die Kommunikation zwischen PC und FPGA-Einsteckkarten per
PCI-Express auf der Basis einer Virtex-Plattform
Dirk Wischeropp, 07.05.2012
Analyse von Ansätzen zur Beschleunigung von SAT-Lösern durch dedizierte Hardware-Komponenten
Erik Zenker, 09.11.2011
Analyse von 3D-Punkt-Triangulationsverfahren für Structure-from-Motion
Max Köhler, 26.10.11
Untersuchungen zur Trace-basierten iterativen Rekonstruktion von Registerinhalten durch Simulation
Robert Ramm, 19.06.11
Transformation of UML Statecharts for the Formal Verification of Controls for Automation Systems
Norman Seßler, 21.06.11
Entwurf und Implementierung einer Applikationsverwaltung für den SHAP-Bytecodeprozessor
Peter Ebert, 18.01.11
Arithmetisch Optimierung eines kryptographischen Algorithmus für moderne FPGA-Architekturen
Peter Heinzig, 17.01.11
Parametrierbare Bus-Schnittstellen für IP-Cores
Stephan Richter, 30.11.2010
Untersuchungen zur Implementierung von Genom-Alignmentalgorithmen auf modernen parallelen Plattformen
Oliver Knodel, 11.08.2010
Leistungsanalyse des Java-Bytecode-Prozessors SHAP
Christian Greth, 06.01.2010
Studie zur Erhöhung der Zuverlässigkeit der SHAP-Mikroarchitektur
Alexander Simon, 18.09.2009
Implementierung und Evaluierung eines Multi-Core-Systems auf Basis der Java-Plattform SHAP
Tobias Berndt, 29.07.2009
ASIC-Synthese der SHAP-Mikroarchitektur
Andrej Olunczek, 29.04.2009
Implementierung eines hardwaregestützten Schedulers für den Bytecode-Prozessor SHAP
Marco Kaufmann, 10.03.2009
Anforderungsanalyse für Daten-Caches für die SHAP-Mikroarchitektur
Stefan Alex, 04.02.2009
Datenaustausch zwischen Design un Meßprogrammentwicklung bei der Entwicklung von Mixed Signal- und analogen Schaltkreisen
Michael Dittrich, 20.11.2008
Erarbeitung von Praktikumsversuchen für das PLD-Praktikum
Felix Förster, 21.05.2008
Untersuchungen zum Pipeling von DSP Operationen in einer rekonfigurierbaren Prozessordatenpfaderweiterung
Jan Schirok, 16.01.2008
Konzeption und Implementierung eines Service-Environment-Systems für HW-Agentensysteme
Torsten Schmutzler, 12.12.2007
Implementierung des dynamischen Ladens von Java-Klassen für die Java-Plattform SHAP
Robert Dietrich, 28.11.2007
Entwurf und Implementierung verschiedener Garbage-Collector-Strategien für die Java-Plattform SHAP
Peter Reichel , 14.11.2007
Evaluierung einer Software zur automatischen Bewertung von Defekten auf Photomasken bezüglich ihres Abbildungsverhaltens. Bewertung einer eventuellen produktiven Nutzung in der Qimonda-Systemlandschaft
Jana Wetzel, 10.10.2007
Analyse der Messfehler einer Mikrowaage bei der Inline-Schichtdickenbestimmung auf Silizium-Wafern
Marco Gunia, 11.07.2007
Untersuchung zur Visualisierung von Partikelströmungen und Implementierung der Ergebnisse für den Mikrofluidikdesignsimulator SVFS
Kerstin Vanselow, 04.07.2007
Selbstrekonfiguration des Funkprototypingsystems HaLo
Marcel Köhler, 20.06.2007
Untersuchungen von HW-Architekturkonzepten für Agentensysteme
Marcel Naggatz, 18.04.2007
Untersuchungen zu Hochgeschwindigkeitstransfertechniken für den Debug-Zugang in eingebetteten ARM/XScale Prozessorsystemen über den Test-Access-Port (JTAG)
Stephan Hartmann, 01.04.2006-30.09.2006
Implementation einer interaktiven graphischen Benutzeroberfläche für den Prozessorsimulator DUPSIM
Martina Burghagen, 01.12.2005-31.05.2006
Entwicklung eines generischen Simulators für Bussysteme
Stephan Radke, 01.06.2005-30.11.2005
Ausarbeitung eines Praktikumsversuches zum Design eines 1-Wire-Master-Controllers
Falk Niederlein, 01.05.2005-31.10.2005
Integration eines Wachstumsmodells der selektiven Siliziumepitaxie auf der Basis Von Messergebnissen in den Prozesssimulator DUPSIM
Yan Long, 01.01.2005-30.09.2005
Mikrocontrollergesteuerte Scanner-Spiegelschrittmotoren
Christian Hensel, 01.12.2004-01.06.2005
Konzeption eines „Immunsystems“ für zukünftige OC-Systeme
Frank Sakowski, 01.11.2004-30.04.2005
Realisierung eines Turbo-Decoders für die ARRIVE Architektur
Martin Zimmerling, 15.11.2004-15.05.2005
Entwicklung neuer Prozessabläufe und die Untersuchung der selektiven Siliziumepitaxie mit Aktuellen Layoutstrukturen und Strukturgrößen
Ronny Schomacker, 01.10.2004-31-03.2005
Analyse, Optimierung und Erweiterung eines hausinternen Verilog-System-Cosimulations-Interface
Karsten Wendt, 01.10.2004-31.03.2005
Konzeption und Implementierung eines generischen Assemblergenerators für den Prozessorsimulator DITO
Kai Schicktanz, 15.06.2004-15.12.2004
Anpassung und Erweiterung des Zwischenformat-Profilers des RECAST-Frameworks in das SUIF2-Compilersystem
Annett Königsmann, 01.06.2004-30.11.2004
Wiederverwendungsgerechter SW-Entwurf für Eingebettete Systeme am Beispiel von Signalverarbeitungsapplikationen
Jan Klötzke, 10.05.2004-10.11.2004
Modellierung einer neuartigen rekonfigurierbaren Prozessorarchitektur
Martin Zabel, 01.05.2004-31.10.2004
Epitaxieprozeßqualifizierung in der 300 mm-Linie
Alexander Rabe, 01-03.2004-31.09.2004
Spezifikation der Architekturbeschreibung für den Prozessorsimulator TODI in XML
Andrea Nelk, 01.10.2003-31.03.2004
Entwurf und Realisierung von Komponenten eines JTAG-Interfaces-Accelerators für das In-Circuit Debugging des ARM7TDMI Prozessorkerns
Stefan Vogelsang, 01.07.2003-31.12.2003
Entwurf und Implementierung einer generischen Benutzerschnittstelle für einen Prozessorsimulator
Dirk Neumann, 01.05.2003-31.10.2003
Realisierung eines ROM-Monotor basierten Zielsystem-Debugzugangs für ARM7 Prozessoren
Thomas Werner, 01.03.2003-31.08.2003
Erweiterung der Sprache VHI und Abbildung der Spracherweiterung auf die ursprüngliche Sprache VHI
Martin Freibothe, 15.10.2002-15.04.2003
Anpassung der Modellparameter des 2 D-Prozesssimulators DUPSIM an die physikalisch technologischen Parameter des realen Herstellungsprozesses, speziell der Epitaxie
Stefan Ulbrich, 01.05.2002-31.10.2002
Entwurf und Realisierung eines Impulsklassifikators unter Verwendung einer rekonfigurierbaren System-on-Chip Architektur
Sebastian Friebe, 01.11.2001-30.04.200
Dokumentation des PCM-Interfaces
Carsten Kunze, 01.11.2000-30.04.2001
Entwicklung einer Sende-/ Empfangsbaugruppe für Ethernet TCP/IP-Protokoll.
Maik Boden, 01.07.2000 - 31.12.2000
Entwicklung eines Datenbankmanagementsystems zur wiederverwendungsgerechten Archivierung von Daten des Schaltkreisentwurfs.
Alexander Oppel, 01.01.1999 - 22.07.1999
Generierung von optimiertem Objekt-Code für speicherplatzintensive Gleitkomma-Schleifen mittels Softwarepipeling unter besonderer Berücksichtigung spezieller Eigenschaften des UltraSPARC-Prozessors.
Jens Braunes, 11.01.1999 - 12.07.1999
Systemkonzeption für ein automatisches optisches Inspektionssystem.
Udo Hoffmann, 01.09.1997 - 01.05.1998
Top - Down - Entwurf eines Mikroprozessors als Praktikumsversuch.
Sergej Sawitzki; Jörg Schneider, 01.11.1996 - 01.05.1997
Modellierung von Ausfallzeitverteilungen für Gateoxide höchstintegrierter CMOS-Schaltkreise basierend auf statistischen Daten aus Streßuntersuchungen/Weiterentwicklung des Programmes TRIXIE
Uwe Lange, 02.05.1996 - 04.10.1996
Grafische Auswertung von Waferdaten
Uwe Hatnik, 15.04.1996 - 11.10.1996
Entwicklung und Implementation eines parallelisierenden Compilers für den in einer parallelen Architektur realisierten Patterngenerator eines IC-Testers
Hanno Pötschke, 03.01.1996 - 03.07.1996
Aufbau eines Prototypen-Testboards für hardwareprogrammierbare Logikschaltkreise (Xilinx 40xx)
Matthias Roth, 06.03.95 - 06.12.95
Konzeptionelle Untersuchungen zur Verteilung der analogen Fehlersimulation in einem Workstationcluster
Andreas Holubek, 03.04.95 - 29.09.1995
Entwurf und Implementierung eines Objektcodegenerators für SUIF
Patrick Schulz, 03.04.1995 - 29.09.1995
Untersuchung von Verfahren zur Berechnung des Bildes einer Menge bezüglich eine BOOLEschen Funktionentupels
Jens Schönherr, 01.04.95 - 30.09.95
Entwicklung eines Verfahrens zur Berechnung notwendiger Bedingungen für eine Fehlerlokalisierung mittels Elektronenstrahltesters
Ingo Schreiber, 01.04.1995 - 30.09.1995
Erstellung von Testschaltungen und Testhilfen für hardwareprogrammierbare Logikschaltkreise (FPGA)
Dirk Heßlich, 10.04.1995 - 10.10.1995
Entwicklung eines Textbus-Controllers
Thomas Weber, 02.05.94 - 02.11.94
Visualisierung von Schaltungsausschnitten für den In-Circuit-Test
Steffen Gemkow, 04.04.94 - 04.10.94
Realisierung von Hard- und Software zur Fernwartung von Mikrocontrolleranwendungen über ISDN-Schnittstellen
Udo Dittrich, 18.04.94 -18.10.94
Hochgeschwindigkeits Computerbusinterface
Timo Scheitler, 25.04.94 - 21.10.94
Erarbeitung einer Anleitung zur Einarbeitung in das Schaltkreisentwurfssystem Solo 2030
Ralf Kunze, 01.04.94 - 30.09.94
Untersuchung von Synthesestrategien innerhalb des Schaltkreisentwurfssystems CADENCE 4.2.2
Steffen Grahl, 01.04.94 - 30.09.94
Realisierung von Hard- und Software zur Fernwartung von Mikrocontrolleranwendungen über ISDN-Schnittstellen
Michael Skrzypek, 18.04.94
Automatische Fehlerklassifikation unter Boundary-Scan
Dirk Roblick, 05.04.93 - 03.10.93
Betriebsruhestromtest für CMOS-Schaltungen
Heiko Köhler, 05.04.93 - 03.10.93