Abgeschlossene Diplomarbeiten
Virtualized Reconfigurable Resources and Their Secured Provision in an
Unstructured Cloud Environment
Paul R. Genßler, 29.11.2017
Realisierung eines kryptografisch gesicherten, zertifikatbasierten Remote-Zugangs zu den FPGA-Ressourcen eines zentralen Servers
Benedikt Reuter, 13.06.2017
Erweiterung eines MIPSFPGA-Systems um eine Schnittstelle zur dynamischen Programmierung eines partiell rekonfigurierbaren Chip-Bereichs
Roman Guskov, 25.04.2017
Entwurf und Implementierung eines asynchronen Netzwerkes für die schnelle Kommunikation auf großen ASICs
Patrick Russel, 15.12.2016
Reliable High-Speed Data Transfers on Satellites across Wizard-Link
Max Kraft-Kugler, 28.04.2016
Untersuchungen zu JIT-basierter Binary Translation für die Prozessorsimulation auf Basis des .NET CLR Framework
Thomas Frank, 29.10.2015
Analysis and Investigation of Trace Efficiency Improvements for IMC LTE Platform Firmware
Florian Bilstein, 25.06.2015
Entwurf und Implementierung eines modularen USB-Stacks für eingebettete Controller ohne Betriebssystem
Uwe Pfeiffer, 21.05.2015
Beschleunigung des Saba-Alignments
Frank Hoffmann, 27.08.2014
A Generic Software MMU for the Jahris Instruction Set Simulator
Michael Jahn, 03.03.2014
Automatische Dekodersynthese für den retargierbaren Befehlssatzsimulator Jahris
Roland Rist, 05.12.2013
3D-Punktkorrelation auf Basis von 2D-Bildern auf einer FPGA-Plattform
Simon Willeke, 28.11.2013
Zugbewertung durch spekulative Voraussimulation von Strategiespielen auf dem FPGA am Beispiel von Connect6
Bernd Nägle, 30.09.2013
Implementierung einer adaptiven Speicherarchitektur für einen heterogenen SHAP-Mehrkernprozessors mit Hardwarebeschleuniger
Marco Zulkowski, 12.09.13
Migration von Relaisschaltungen der Eisenbahnsicherungstechnik auf Programmierbare Schaltkreise
Stefan Wülfrath, 02.09.13, Dokument
Implementierung eines Schedulings mit dynamischer Lastverteilung für die SHAP-Mehrkernarchitektur
Peter Ebert, 12.02.2013
Entwurf und Implementierung von parametrierbaren Filteralgorithmen für die digitale Ausleseelektronik des Flüssig-Argon-Kalorimeters des ATLAS-Detektors am CERN
Max Köhler, 25.07.2012
Konzeption und Realisierung einer Testplattform zur Analyse von seriellen Hochgeschwindigkeitsschnittstellen für SoC Debug-Aufgaben
Robert Ramm, 18.07.2012
On the verification of routing in material handling systems
Norman Seßler, 04.04.2012
Leistungssteigerung der Speicherarchitektur des SHAP-Mehrkernprozessors
Andrej Olunczek, 22.02.12
Entwicklung einer parametrierbaren Steuer-Prozessor-Einheit für den Einsatz in Mixed-Signal ASICs
Stephan Richter, 07.12.2011
Ertüchtigung des automatischen Carry-Chain-Mappings für den praktischen Einsatz
Peter Heinzig, 10.08.2011
Implementierung des Genom-Alignments auf modernen hochparallelen Plattformen
Oliver Knodel, 28.06.2011
Analyse der Nutzbarkeit der Carry-Chain-Strukturen moderner FPGAs für kombinatorische Funktionen
Julia Daniel, 14.04.2011
Simulative Verifikation und Evaluation des Speichermanagements einer Multi-Core-Prozessorarchitektur am Beispiel von SHAP
Christian Greth, 09.11.2010
Untersuchungen zur effizienten Implementierung eines mathematischen Algorithmus in einem FPGA am Beispiel eines Sudoku-Lösers
Michael Dittrich, 14.04.2010
Entwurf und Implementierung einer parametriebaren Trace-Hardware am Beispiel der SHAP-Mikroarchitektur
Stefan Alex, 27.01.2010
Erschließung von Just-in-Time-Kompilierungstechniken in der Realisierung eines retargierbaren Architektursimulators
Marco Kaufmann, 20.01.2010
Entwurf und Implementierung eines zuverlässigen, verbindungsorientierten Transportprotokolls für die Kommunikation zwischen PC und FPGA
Jonas Eymann, 25.11.09
Generatorbasierte Bereitstellung von HW-Agentenarchitekturen
Michael Rudolph, 10.06.09
Analyse der Maßstabilität des 36 nm-Double-Patterning-Prozesses
Marco Gunia, 30.03.09
Untersuchung zur hardwareunterstützten Entwurfsverifikation von Stream-basierten Kommunikations- und Verarbeitungsalgorithmen
Jan Schirok, 04.03.09
Einsatz von eingebetteten FPGA-basierten Mikroprozessorkernen in HW-Agentennetzwerken
Torsten Schmutzler, 20.06.08 - 18.12.08
Untersuchung des Einflusses von Operating-System und Hardwarekonfiguration auf die Lebensdauertests für Solid State Drive (SSD)
Michael Lehmann, 14.5.07.08-13.11.08
Entwurf und Implementierung eines konsistenzprüfenden Steuerdateigenerators für die Lithographieprozesssimulation mit grafischer Benutzerführung
Jana Wetzel, 26.03.08-26.09.08
Untersuchung zum Kommunikations- und Debugverhalten von parallel koexistenten Betriebssytemen
Ulf Wetzker, 26.03-25.09.2008
Realisierung einer integrierten Speicherverwaltung mit der Unterstützung schwacher Referenzen für den Prozessor SHAP
Peter Reichel,24.03.08 -24.09.2008
Dynamische Architekturadaption vom HW-Agentensystemen
Marcel Naggatz, 04.01. -04.06.2008
Untersuchung von Funktionsabläufen für das Remote-Thread-Debugging in eingebetteten Systemen
Thomas Werner, 01.09.07-29.02.2008
Anwendung von Analyseverfahren auf Daten des Mikroprozessorentwurfs zur Produktionsoptimierung
Stephan Radke, 01.05.07-31.01.2008
Automatisierte Meßdatenerfassung in Reinsträumen und deren Auswertung
Roland Adler, 01.05.07-31.10.2007
Entwurf und Implementierung einer generischen Backend-Infrastruktur für die grafische Ausgabe des Prozessorsimulators DUPSIM"
Christiane Berndt, 31.03.2007-31.08.2007
Design and Implementation of a C++ Framework for Dynamic GUI Extensions
Zhiguo Wang, 01.04.2006-31.09.2006
Konzeption und Erprobung neuer Steuerungskonzepte für robotergeführte Remote-Laseroptiken
Christian Hensel, 01.01.2006-30.06.2006
Microcontrollergestützte Selbstorganisationsprinzipien rekonfigurierbarer Rechnersysteme am Beispiel der Xilinx FPGA-Architektur
Falk Niederlein, 01.12.2005-31.05.2006
Implementierung eines compilierenden Prozessorsimulators für die Architekturbeschreibungssprache TADL
Frank Sakowski, 01.10.2005-31.03.2006
Konzeption und Realisierung von Test- und Debug-Techniken zur Prototyp-Evaluation der grobgranular-rekonfigurierbaren ARRIVE Architektur
Martin Zimmerling, 01.08.2005-31.01.2006
Herstellung und Charakterisierung epitaktischer Si 1-x Ge x-Schichten auf 300 mm-Silizium-Substraten
Alexander Rabe, 15.07.2005-15.01.2006
Entwicklung neuer Prozeßabläufe und die Untersuchung der selektiven Siliziumepitaxie mit aktuellen Layoutstrukturen und Strukturgrößen
Ronny Schomacker, 01.05.2005-31.10.2005
Untersuchungen zu In-Circuit Debug-Möglichkeiten für die Intel XScale Mikroarchitektur
Kai Schicktanz, 01.03.2005-31.08.2005
Retargierbare Zwischenformattransformation mittels Tree Matching and Dynamic Programming unter Berücksichtigung von Scheduling-Erfordernissen
Annett Königsmann, 01.03.2005-31.08.2005
Untersuchungen zur funktionalen Effizienz von Kontrollflußbasierter Rekonfiguration bei RISC-Prozessoren
Martin Zabel, 01.12.2004-31.05.2005
Ausbau des Prozessorsimulators DITO zu einem flexiblen Profilerwerkzeug
Andrea Nelk, 01.07.2004-31.12.2004
Untersuchung zu High-Speed In-Circuit Debug-Möglichkeiten im ARM9TDMI Prozessorkern
Stefan Vogelsang, 01.05.2004-31.10.2004
Monotoring und Debugging für den Prozessorsimulator DITO
Dirk Neumann, 01.03.2004-31.08.2004
Entwurf und Realisierung von Komponeneten eines Signal-Generators für den IC-Test
Sebastian Friebe, 01.07.2003-31.12.2003
Entwicklung eines Werkzeuges zur formalen Verifikation von VHI-Eigenschaften für Schaltungsbeschreibungen mit uninterpretierten Funktionen und rationalen Zahlen
Martin Freibothe, 10.07.2003-10.01.2004
Modellentwicklung und Verifikation des Prozessschrittes Epitaxie im 2D- Prozesssimulator DUPSIM
Stefan Ulbrich, 01.01.2003-30.06.2003
Entwicklung eines Prozessorsimulators unter Berücksichtigung des Organic Computing
Thomas Preußer, 01.05.2003-31.10.2003
Synthese von Konfigurations-Kontexten Für reconfigurierbare VLIW Prozessoren
Marcel Läzer, 01.05.2002-01.11.2002
Serieller Hochgeschwindigkeitsbus für Kommunikationsschnittstellen
Carsten Kunze, 01.12.2000-30.04.2001
Wiederverwendungsgerechte Entwurfsmethodik für SoC-basierte HW/SW-Syst
Maik Boden, 02.04.2001-0
Konzept und Implementierung eines verteilten Applikationsservers zur Abarbeitung von Business Regeln im CIM-Umfeld der Halbleiterfertigung.
Ronald Jänicke, 01.03.2001 - 31.08.2001
Implementation und Integration des "Open Model Interface" in das Simulationsframework "PTOLEMY" (classic version), zur verteilten Simulation komplexer Systeme unter Einbeziehung externer Komponenten.
Guido Überreiter, 16.10.2000 - 15.04.2001
Entwurf eines retargierbaren Compiler-Backends zur Codegenerierung für rekonfigurierbare DSPs.
Jens Braunes, 16.10.2000 - 15.04.2001
Entwurf, Realisierung und Test einer V11/V35 Schnittstelle mit Wandlung in ein paralleles Interface für eine FPGA-Anwendung.
Heiko Kosche, 01.08.1999 - 31.01.2000
Definition und Entwicklung eines universellen Kommunikationscontrollers.
Stefan Lux, 15.03.1999 - 15.09.1999
Analyse der Datenströme und Schnittstellen in einem Sprachsystem und Implementierung in eine moderne Softwarestruktur.
Udo Hoffmann, 01.03.1999 - 31.08.1999
Realisierung eines Hochgeschwindigkeits-Kommunikationsinterfaces für In-System-Debugging einer neuartigen µC-DSP-Rechnerarchitektur.
Alexander Görnitz, 01.04.1998 - 21.10.1998
Entwicklung eines Softwaremodells zur Erschließung einer weiteren Einsatzvariante der Radio Network Unit am Flex Olex Multiplexer XMPI.
Rene Westphal, 11.02.1998 - 25.09.1998
Klassifikation mit Hilfe von Fuzzy Pattern Klassifikatoren.
Uwe Hennig, 01.10.1997 - 31.03.1998
Untersuchungen zum Einsatz von DSPs in betriebssystemnaher Umgebung von PCs.
Steffen Köhler, 01.05.1997 - 01.11.1997
Entwurf einer rekonfigurierbaren Prozessorarchitektur.
Sergej Sawitzki, 01.07.1997 - 02.01.1998
Foward Error Correction (FEC) in ATM-Netzwerken
Jörg Schneider, 01.08.1997 - 01.02.1998
Entwicklumg eines k-step look ahead Scheduling Algorithmus.
Hanno Pötschke, 01.03.97 - 01.09.97
Entwurf, Aufbau und Programmierung eines Protokollanalysators für die Integration von Komponnenten der Radio Network Unit des Bosch Access Network.
Uwe Hatnik, 01.01.97 - 01.08.97
Defektmodellierung für elektronische Bauelemente und defektkritische Layoutstrukturen.
Bert Müller, 01.01.97 - 30.06.97
Implementierung und Bewertung verschiedener Modelle zur Beschreibung von Degradationsprozessen in höhstintegrierten Bauelementen zur Lebensdauerprognose integrierter Schaltungen
Uwe Lange, 02.01.97 - 10.05.97
Entwurf und Realisierung eines Informationssystems zur Prozeßdatenverwaltung und -verarbeitung im durchgängigen Halbleitertechnologieprozeß
Patrick Schulz, 01.10.1996 - 31.03.1997
Hardware-Module für Fuzzy-Systeme
Dirk Heßlich, 01.03.96 - 31.08.96
Entwicklung einer Testsprache für einen innovativen IC Tester
Timo Scheitler, 02.01.96 - 02.06.96
Untersuchung der Einsatzmöglichkeiten von VHDL im Bereich Rapid Prototyping und Hardware/Software-Codesign
Dietmar Uhlig, 01.11.95 - 30.04.96
Statisches Scheduling in MIMD-Maschinen mit nichtdeterministischer Kommunikation
Dirk Forchel, 01.10.95 - 31.03.96
Entwicklung und Programmierung eines Verfahrens zur verteilten Fehlersimulation analoger Netzwerke
Andreas Holubek, 01.10.95 - 29.03.96
Untersuchung von Verfahren zum Nachweis der Ein-/Ausgabeäquivalenz zweier endlicher, deterministischer, abstrakter Automaten mit binären Ein- und Ausgängen
Jens Schönherr, 01.09.95 - 29.02.96
Softwareentwicklungen für einen Single Board Computer (SAB 80C166) zur universellen Fernwartung über leitungsgebundene Telekommunikationsnetze
Katrin Wittig, 01.06.95 - 01.12.95
Optimierung und Simulation eines Testbus-Controllers
Thomas Weber, 03.01.95 - 03.07.95
Automatische Umsetzung eines Fuzzy-Codes in Hardware
Falk Darbritz, 02.01.95 - 30.06.95
Regelbasierende Testprogrammoptimierung
Steffen Gemkow, 05.12.94 - 05.05.95
Kooperative Prozesse bei der technischen Visualisierung von Simulationsergebnissen
Steffen Grahl, 01.12.94 - 31.05.95
Systemdiagnose für verteilte Hochleistungssysteme auf Basis serieller Interfaces
Udo Dittrich, 01.11.94 - 30.04.95
Diagnose und Charakterisierung von hardwareprogrammierbaren integrierten Schaltungen (FPGA, PLD,...)
Alexander Stahl, 01.10.94 - 01.05.95
Allgemeine graphische Benutzeroberfläche mittels MOTIF-Routinen am Beispiel des komplexen Technologie- und Device-Simulatorsystems DIOS(+ToSCA)
Annett Säring, 01.10.94 - 31.03.95
Weiterentwicklung und Realisierung eines integrierten Hardware-Routers für die blockierungsfreie Datenkommunikation in Multiprozessorsystemen
Ralf Kunze, 18.07.94 - 18.01.95
Verhaltensanalyse und Soft-Fault-Modellierung in Mixed-Signal-Schaltungen
Martin Seifert, 01.06.94 - 01.12.94
Entwicklung von Softwarekomponenten für einen Boundary-Scan Tester
Dirk Roblick, 02.05.94 - 01.11.94
Modellierung anwendungsspezifischer CMOS-Strukturen
Mayk Röhrich, 05.04.94 - 04.01.95
Untersuchungen zur Güte von Fehlermodellen
Heiko Köhler, 01.04.94 - 30.09.94
Untersuchungen zu elektronischen Bauelementen mit stark nichtlinearem innerelektronischen Verhalten mit dem Bauelementesimulator ZANAM und gegebenenfalls Erweiterungen zu diesem Simulator
Achim Gratz, 01.11.93 - 02.05.94
Automatische Testschritterzeugung für ein Boundary-Scan Testsystem
Michael Rothe, 30.03.93 - 30.09.93