Dipl.-Ing. Julian Haase

Wissenschaftlicher Mitarbeiter

Herr Dipl.-Ing. Julian Haase

E-Mail senden

work

Besuchsadresse:

Andreas-Pfitzmann-Bau (APB), 1039 Nöthnitzer Str. 46

01187 Dresden

Zeige Karte von diesem Ort.

work Tel.

Forschungsinteressen:

Seine aktuellen Forschungsinteressen umfassen insbesondere Network-On-Chip (NoC) und Routingalgorithmen, sowie rekonfigurierbare Rechensysteme und Multiprocessor Systems-on-Chip (MPSoCs).

Lebenslauf:

Julian Haase ist seit März 2018 Doktorand und wissenschaftlicher Mitarbeiter in der Informatik an der Professur für Adaptive Dynamische Systeme (ADS) an der Technischen Universität Dresden. Vor seinem Wechsel an die Professur für Adaptive Dynamische Systeme studierte er Informationssystemtechnik an der Technischen Universität Dresden, wo er 2017 das Studium erfolgreich als Diplom-Ingenieur abgeschlossen hat.

Publikationen:

10 Einträge

2023

Enhancing Robustness and Reliability of Networks-on-Chip with Network CodingHaase, J., Jaster, S., Franz, E. & Göhringer, D., Okt. 2023, 2023 IEEE Nordic Circuits and Systems Conference: NorCAS 2023Publikation: Beitrag in Buch/Konferenzbericht/Sammelband/Gutachten > Beitrag in Konferenzband
Simulation and Modelling for Network-on-Chip based MPSoCHaase, J. & Göhringer, D., 16 Sept. 2023, Applied Reconfigurable Computing. Architectures, Tools, and Applications - 19th International Symposium, ARC 2023, Proceedings: ARC 2023. Palumbo, F., Keramidas, G., Voros, N. & Diniz, P. C. (Hrsg.). Springer, Cham, S. 366-370, 5 S.Elektronische (Volltext-)VersionPublikation: Beitrag in Buch/Konferenzbericht/Sammelband/Gutachten > Beitrag in Konferenzband
RTASS: a RunTime Adaptable and Scalable System for Network-on-Chip-Based ArchitecturesCharaf, N., Haase, J., Kulisch, A., Elm, C. V. & Göhringer, D., 8 Sept. 2023, 2023 26th Euromicro Conference on Digital System Design (DSD). IEEE, S. 585-592, 8 S., 10456789Elektronische (Volltext-)VersionPublikation: Beitrag in Buch/Konferenzbericht/Sammelband/Gutachten > Beitrag in Konferenzband
Virtualization of Hardware Accelerators in a Network-on-ChipWulf, C., Haase, J., Nickel, M. & Göhringer, D., 8 Sept. 2023, 2023 26th Euromicro Conference on Digital System Design (DSD). S. 726 - 733, 8 S.Elektronische (Volltext-)VersionPublikation: Beitrag in Buch/Konferenzbericht/Sammelband/Gutachten > Beitrag in Konferenzband
Unlocking the Potential of RISC-V Heterogeneous MPSoC: A PANACA-based Approach to Simulation and ModelingHaase, J., Ali, M. & Göhringer, D., Juli 2023, 23rd International Conference on Embedded Computer Systems: Architectures, Modeling and Simulation: SAMOS 2023Publikation: Beitrag in Buch/Konferenzbericht/Sammelband/Gutachten > Beitrag in Konferenzband

2022

PANACA: An open-source configurable network-on-chip simulation platformHaase, J., Groß, A., Feichter, M. & Göhringer, D., 26 Aug. 2022, Proceedings of the SBC/SBMicro/IEEE/ACM Symposium on Integrated Circuits and Systems Design (SBCCI). S. 1-6, 6 S.Elektronische (Volltext-)VersionPublikation: Beitrag in Buch/Konferenzbericht/Sammelband/Gutachten > Beitrag in Konferenzband
Secure communication protocol for network-on-chip with authenticated encryption and recovery mechanismHaase, J., Jaster, S., Franz, E. & Göhringer, D., 14 Juli 2022, Proceedings of the IEEE International Conference on Application-specific Systems, Architectures and Processors (ASAP). Pericas, M., Pnevmatikatos, D. N., Trancoso, P. P. M. & Sourdis, I. (Hrsg.).S. 156-160, 5 S.Elektronische (Volltext-)VersionPublikation: Beitrag in Buch/Konferenzbericht/Sammelband/Gutachten > Beitrag in Konferenzband

2021

Performance Analysis of Application-Specific Instruction-Set Routers in Networks-on-ChipRettkowski, J., Haase, J., Primus, S., Hübner, M. & Göhringer, D., 2021Publikation: Beitrag zu Konferenzen > Paper

2018

Collector-Emitter voltage based one-step commutation for direct three-level matrix converterLeubner, M., Remus, N. & Haase, J., 2018, 20th European Conference on Power Electronics and Applications, EPE 2018, ECCE Europe: 17-21 September 2018, Riga, Latvia. S. 10-xPublikation: Beitrag in Buch/Konferenzbericht/Sammelband/Gutachten > Beitrag in Konferenzband
Low Power Image Processing Applications on FPGAs Using Dynamic Voltage Scaling and Partial ReconfigurationPodlubne, A., Haase, J., Kalms, L., Akgün, G., Ali, M., Khan, H. U. H., Kamal, A. & 1 weitere, 2018, S. 64-69, 6 S.Elektronische (Volltext-)VersionPublikation: Beitrag zu Konferenzen > Paper