09.05.2023

Abeer Khan: FPGA-optimized implementation of an Arithmetic Logic Unit (ALU) for a RISC-V processor (Zwischenpräsen­tation Projektarbeit)

16.05.2023, 10:00 Uhr

Einladung zur Zwischenpräsentation von Herrn Abeer Khan

Thema: FPGA-optimized implementation of an Arithmetic Logic Unit (ALU) for a RISC-V processor

Projekt: Projektarbeit

Betreuer: Muhammad Ali, Markus Helbig

Zu dieser Seite

Cornelia Wulf
Letzte Änderung: 04.05.2023