Entwicklung des SoC SpartanMC an der TU-Dresden
Die Entwicklung des SoC SpartanMC hat 2005 an der TU-Dresden begonnen und wird bis heute fortgesetzt.
- 2005 02 14: Erste überlegungen zu einem Softcore für den Einsatz in einem SoC
- 2005 02 17: Erster Entwurf für einen möglichen Befehlssatz
- 2005 06 15: Zweiter Entwurf für einen möglichen Befehlssatz
- 2005 06 30: Enwurf der Systemarchitektur und Start zur Schaffung erster IO-Module
- 2005 07 13: Entwurf von Varianten einer 2 und 3 Stufigen Pipeline für den SpartanMC
- 2005 09 05: Implementierung des Befehlssatzes auf einer xc3s400
- 2005 10 01: Interrupt Freigabe und RFE Befehl getestet.
- 2005 12 05: UART mit 56700 Baud
- 2006 02 28: Umstellung des Speichers von 18 auf 9 Bit Speicherblöcke
- 2006 04 03: UART, Timer und IRQ werden getestet
- 2006 04 25: SpartanMC Simulator wird getestet
- 2006 06 01: Start der SpartanMC Wiki Seiten
- 2006 12 18: Erste Versuche mit dem LCC
- 2006 12 20: Erste Version von jConfig
- 2007 03 14: I2C Slave ADS1000 erfolgreich angsprochen
- 2007 11 09: Alle Interface Quellen für jConfig angepasst
- 2007 11 14: SPI vom SpartanMC mit dem SPI vom 68hc11 erfolgreich getestet
- 2007 11 29: Interface für Rotationstaster
- 2008 02 23: LCD kann angesprochen werden
- 2010 10 13: NOT Befehl implementiert
- 2013 07 13: Neue Pipeline mit nur einem Taktsignal bei Verwendung des 3 Port Registerspeichers. Mit der Umstellung auf die neue Pipeline müssen alle IO-Module überarbeitet werden, da der Zugriff auf den Speicher und die IO nicht mehr nur im 2. Takt ausgeführt wird sondern nur beim Schreiben und Gelesen wird im 3. Takt der Load Befehle.
- 2014 08 18: Einzelschritt auf der Hardware implementiert
- 2015 02 15: Geschachtelte Interrupt Arbeit mit intr_ctrlp jetzt fehlerfrei möglich
- 2015 03 10: ChipScope zur Unterstützung bei der Fehlersuche eingebaut
- 2015 08 03: CAN-Interface erfolgreich mit PCAN Modul getestet