Karl Friebel: Sycl zu C99 basierter Transpiler zur Generierung von datenflussori­entierten FPGA-Beschleunigern (Zwischenvortrag Diplomarbeit)

22.07.2020, um 11.00 Uhr

Einladung zum Zwischenvortrag von Herrn Karl Friebel

Thema: Sycl zu C99 basierter Transpiler zur Generierung von datenflussorientierten FPGA-Beschleunigern

Projekt: Diplomarbeit

Betreuer: Lester Kalms