Karl Friebel: Sycl zu C99 basierter Transpiler zur Generierung von datenflussori­entierten FPGA-Beschleunigern (intermediate presentation Diplomarbeit)

22.07.2020, 11.00 am

Invitation to the intermediate presentation of Mr. Karl Friebel

Topic: Sycl zu C99 basierter Transpiler zur Generierung von datenflussorientierten FPGA-Beschleunigern

Project: Diplomarbeit

Supervisor: Lester Kalms