Paul Gotschaldt: Exploration of Novel RISC-V based SoC for Robotic (Analyse eines Forschungsthe­mas)

01.07.2021, 14:00 Uhr

Einladung zur Präsentation von Herrn Paul Gotschaldt

Thema: Exploration of Novel RISC-V based SoC for Robotic

Projekt: Analyse eines Forschungsthemas

Betreuer: Ariel Podlubne, Ahmed Kamaledin

Abstract: RISC-V ist eine aufstrebende Instruction Set Architecture (ISA),  die anders als die meisten anderen ISAs unter einer kostenlosen Open Source Lizenz zur Verfügung gestellt wird. Da alle Interna öffentlich verfügbar sind, bietet RISC-V viele Möglichkeiten in Hinblick auf Sicherheit, Erweiterbarkeit und Stabilität, vor allem im Bereich eingebetteter Systeme. Deshalb hat die ETH Zürich in Kollaboration mit der Universität von Bologna eine Parallele Ultra Low Power Platfform entwickelt, die von anderen Forschungseinrichtungen, Universitäten und Firmen genutzt werden kann. Die Plaftform beinhaltet verschiedene RISC-V Cores, z.B. Riscy oder Zero-riscy, eine große Auswahl an  Peripheriekomponenten, wie I2C, SPI oder GPIO und ein komplettes SoCs wie den Single-core Microcontroller PULPissimo und PULPino, den Multi-core IoT Prozessor OpenPULP und den Multi-cluster heterogenen Beschleuniger Hero. In dieser Arbeit wurde der Single-core Microcontroller PULPissimo untersucht, um die Grundlage für zukünftige SoC-basierte Projekte zu legen. In dieser Arbeit wurde PULPissimo auf das Pynq und das Zedboard portiert und die bestehende Microcontroller Architektur wurde erweitert, um mit dem Host Prozessor kommunizieren zu können. Außerdem wurde ein einfacher Hardware Beschleuniger integriert und ein Performanzvergleich vorgenommen zu einer rein Software basierten Lösung.