Yong Huang: A Dynamic Multi-Level Signal Selection Framework for Efficient FPGA Debugging (Zwischenpräsen­tation Masterarbeit)

13.10.2025, 10:30 Uhr
    
Einladung zur Zwischenpräsentation von Herrn Yong Huang

Thema: A Dynamic Multi-Level Signal Selection Framework for Efficient FPGA Debugging

Projekt: Masterarbeit

Betreuer: Yanjun Lu, Jin Yuan